›
›

Bài giảng Điện tử số

ppt 221 trang phuongnguyen 8000
Download
Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Điện tử số", để tải tài liệu gốc về máy bạn click vào nút DOWNLOAD ở trên

Tài liệu đính kèm:

  • pptbai_giang_dien_tu_so.ppt

Nội dung text: Bài giảng Điện tử số

  1. ĐIỆN TỬ SỐ Khoa CNTT- ĐHBK 1
  2. Tài liệu tham khảo Bài giảng này ( quan trọng ! ) ⚫ Kỹ thuật số ⚫ Lý thuyết mạch lôgic & kỹ thuật số ⚫ Kỹ thuật điện tử số ⚫ 2
  3. Chương 1. Các hàm lôgic cơ bản 3
  4. 1.1 Đại số Boole  Các định nghĩa •Biến lôgic: đại lượng biểu diễn bằng ký hiệu nào đó, lấy giá trị 0 hoặc 1 •Hàm lôgic: nhóm các biến lôgic liên hệ với nhau qua các phép toán lôgic, lấy giá trị 0 hoặc 1 •Phép toán lôgic cơ bản: VÀ (AND), HOẶC (OR), PHỦ ĐỊNH (NOT) 4
  5. 1.1 Đại số Boole  Biểu diễn biến và hàm lôgic •Biểu đồ Ven: Mỗi biến lôgic chia không gian thành 2 A B không gian con: 1 không gian con: A hoặc B biến lấy giá trị đúng A và B (=1) -Không gian con còn lại: biến lấy giá trị sai (=0) 5
  6. 1.1 Đại số Boole  Biểu diễn biến và hàm lôgic •Bảng thật: A B F(A,B) Hàm n biến sẽ có: n+1 cột (n biến và 0 0 0 giá trị hàm) 0 1 1 2n hàng: 2n tổ hợp biến 1 0 1 Ví dụ Bảng thật hàm 1 1 1 Hoặc 2 biến 6
  7. 1.1 Đại số Boole  Biểu diễn biến và hàm lôgic •Bìa Cac-nô: Số ô trên bìa Cac-nô B 0 1 bằng số dòng bảng A thật 0 0 1 Ví dụ Bìa Cac-nô hàm Hoặc 2 biến 1 1 1 7
  8. 1.1 Đại số Boole  Biểu diễn biến và hàm lôgic •Biểu đồ thời gian: A Là đồ thị biến thiên 1 theo thời gian của 0 hàm và biến lôgic B t 1 Ví dụ Biểu đồ 0 thời gian của F(A,B) t 1 hàm Hoặc 2 biến 0 t 8
  9. 1.1 Đại số Boole  Các hàm lôgic cơ bản •Hàm Phủ định: Ví dụ Hàm 1 biến A F(A) F(A)= A 0 1 1 0 9
  10. 1.1 Đại số Boole  Các hàm lôgic cơ bản •Hàm Và: A B F(A,B) Ví dụ Hàm 2 biến 0 0 0 0 1 0 F(A,B)= AB 1 0 0 1 1 1 10
  11. 1.1 Đại số Boole  Các hàm lôgic cơ bản A B C F Hàm Hoặc: • 0 0 0 0 0 0 1 1 0 1 0 1 Ví dụ Hàm 3 biến 0 1 1 1 F(A,B,C)= A + B + C 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 11
  12. 1.1 Đại số Boole  Tính chất các hàm lôgic cơ bản ▪ Tồn tại phần tử trung tính duy nhất cho phép toán Hoặc và phép toán Và: A + 0 = A A.1 = A ▪ Giao hoán: A + B = B + A A.B = B.A ▪ Kết hợp: A + (B+C) = (A+B) + C = A + B + C A . (B.C) = (A.B) . C = A . B . C ▪ Phân phối: A(B+C) = AB + AC A + (BC) = (A+B)(A+C) ▪ Không có số mũ, không có hệ số: A+ A + + A = A A.A A= A ▪ Phép bù: A= A A + A = 1 A.A = 0 12
  13. 1.1 Đại số Boole  Định lý Đờ Mooc-gan ▪ Trường hợp 2 biến A+= B A.B A.B=+ A B ▪ Tổng quát F(Xii ,+ ,.) = F(X ,., + )  Tính chất đối ngẫu + • 0 1 A+ B = B + A A.B = B.A A+ 1 = 1 A.0 = 0 13
  14. 1.2 Biểu diễn các hàm lôgic  Dạng tuyển và dạng hội • Dạng tuyển (tổng các tích) F(x,y,z)= xyz + x y + x z • Dạng hội (tích các tổng) F(x,y,z)= (x + y + z)(x + y)(x + y + z)  Dạng chính qui • Tuyển chính qui F(x,y,z)= xyz + x yz + xyz • Hội chính qui F(x,y,z)= (x + y + z)(x + y + z)(x + y + z) Không phải dạng chính qui tức là dạng đơn giản hóa 14
  15. 1.2 Biểu diễn các hàm lôgic  Dạng tuyển chính qui  Định lý Shannon: Tất cả các hàm lôgic có thể triển khai theo một trong các biến dưới dạng tổng của 2 tích lôgic: F(A,B, ,Z)=+ A.F(0,B, ,Z) A.F(1,B, ,Z) Ví dụ F(A,B)=+ A.F(0,B) A.F(1,B) F(0,B)=+ B.F(0,0) B.F(0,1) F(1,B)=+ B.F(1,0) B.F(1,1) F(A,B)= AB.F(0,0) + AB.F(0,1) + AB.F(1,0) + AB.F(1,1) Nhận xét 2 biến → Tổng 4 số hạng, 3 biến → Tổng 8 số hạng n biến → Tổng 2n số hạng 15
  16. 1.2 Biểu diễn các hàm lôgic  Dạng tuyển chính qui Nhận xét Giá trị hàm = 0 → số hạng tương ứng bị loại Giá trị hàm = 1 → số hạng tương ứng bằng tích các biến 16
  17. 1.2 Biểu diễn các hàm lôgic  Dạng tuyển chính qui A B C F 0 0 0 0 0 0 1 1 Ví dụ 0 1 0 1 Cho hàm 3 biến F(A,B,C). Hãy viết biểu thức hàm 0 1 1 1 dưới dạng tuyển chính qui. 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1 17
  18. 1.2 Biểu diễn các hàm lôgic ⚫ Dạng tuyển chính qui A B C F 0 0 0 0 0 0 1 1 F(A,B,C)= A B C + A B C + 0 1 0 1 A B C++ A B C 0 1 1 1 A B C 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1 18
  19. 1.2 Biểu diễn các hàm lôgic  Dạng hội chính qui  Định lý Shannon: Tất cả các hàm lôgic có thể triển khai theo một trong các biến dưới dạng tích của 2 tổng lôgic: F(A,B, ,Z)= [A + F(1,B, ,Z)].[A + F(0,B, ,Z)] Ví dụ F(A,B)= [A + F(1,B)][A + F(0,B)] F(0,B)= [B + F(0,1)][B + F(0,0)] F(1,B)= [B + F(1,1)][B + F(1,0)] F(A,B)= [A + B + F(1,1)][A + B + F(1,0)] Nhận xét [A+ B + F(0,1)][A + B + F(0,0)] 2 biến → Tích 4 số hạng, 3 biến → Tích 8 số hạng n biến → Tích 2n số hạng 19
  20. 1.2 Biểu diễn các hàm lôgic  Dạng hội chính qui Nhận xét Giá trị hàm = 1 → số hạng tương ứng bị loại Giá trị hàm = 0 → số hạng tương ứng bằng tổng các biến 20
  21. 1.2 Biểu diễn các hàm lôgic  Dạng hội chính qui A B C F 0 0 0 0 0 0 1 1 Ví dụ 0 1 0 1 Cho hàm 3 biến F(A,B,C). Hãy viết biểu thức hàm 0 1 1 1 dưới dạng hội chính qui. 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1 21
  22. 1.2 Biểu diễn các hàm lôgic A B C F ⚫ Dạng hội chính 0 0 0 0 qui 0 0 1 1 0 1 0 1 F= (A + B + C)(A + B + C)(A + B + C) 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1 22
  23. 1.2 Biểu diễn các hàm lôgic  Biểu diễn dưới dạng số ▪ Dạng tuyển chính qui F(A,B,C)= R(1,2,3,5,7) ▪ Dạng hội chính qui F(A,B,C)= I(0,4,6) 23
  24. 1.2 Biểu diễn các hàm lôgic  Biểu diễn dưới dạng số ABCD = Ax23 +B x22 + C x21 + D x20 = Ax8 +B x4 + C x2 + D x1 LSB (Least Significant Bit) MSB (Most Significant Bit) 24
  25. 1.3 Tối thiểu hóa các hàm lôgic • Mục tiêu: Số số hạng ít nhất và số biến ít nhất trong mỗi số hạng • Mục đích: Giảm thiểu số lượng linh kiện • Phương pháp: - Đại số - Bìa Cac-nô - ▪ Phương pháp đại số (1) AB+ AB = B (A + B)(A + B) = B (1') (2) A+ AB = A A(A + B) = A (2') (3) A+ AB = A + B A(A + B) = AB (3') 25
  26. 1.3 Tối thiểu hóa các hàm lôgic • Một số quy tắc tối thiểu hóa: ✓Có thể tối thiểu hoá một hàm lôgic bằng cách nhóm các số hạng. ABC+ ABC + ABCD = AB+= ABCD A(B+ BCD) = A(B + CD) ✓Có thể thêm số hạng đã có vào một biểu thức lôgic. ABC+ ABC + ABC + ABC = ABC+ ABC + ABC + ABC + ABC + ABC = BC++ AC AB 26
  27. 1.3 Tối thiểu hóa các hàm lôgic • Một số quy tắc tối thiểu hóa: ✓ Có thể loại đi số hạng thừa trong một biểu thức lôgic AB+ BC + AC = AB+ BC + AC(B + B) = AB+ BC + ABC + ABC = AB(1+ C) + BC(1 + A) = AB + BC ✓Trong 2 dạng chính qui, nên chọn cách biểu diễn nào có số lượng số hạng ít hơn. 27
  28. 1.3 Tối thiểu hóa các hàm lôgic ▪ Phương pháp bìa Cac-nô C BC A AB 0 1 00 01 11 10 00 0 1 0 0 1 3 2 01 2 3 1 4 5 7 6 11 6 7 10 4 5 28
  29. 1.3 Tối thiểu hóa các hàm lôgic • Phương pháp bìa Cac-nô CD AB 00 01 11 10 00 0 1 3 2 01 4 5 7 6 11 12 13 15 14 10 8 9 11 10 29
  30. 1.3 Tối thiểu hóa các hàm lôgic ⚫ Các quy tắc sau phát biểu cho dạng tuyển chính quy. Để dùng cho dạng hội chính quy phải chuyển tương đương 30
  31. 1.3 Tối thiểu hóa các hàm lôgic • Qui tắc 1:nhóm các ô sao cho số lượng ô trong nhóm là một số luỹ thừa của 2. Các ô trong nhóm có giá trị hàm cùng bằng 1. CD CD AB 00 01 11 10 AB 00 01 11 10 00 00 1 1 01 1 1 01 1 1 11 1 1 11 1 1 10 1 1 10 1 1 31
  32. 1.3 Tối thiểu hóa các hàm lôgic • Qui tắc 2: Số lượng ô trong nhóm liên quan với số lượng biến có thể loại đi. Nhóm 2 ô → loại 1 biến, nhóm 4 ô → loại 2 biến, nhóm 2n ô → loại n biến. BC A 00 01 11 10 F(A,B,C)=+ A B C A B C 0 1 = B C 1 1 32
  33. 1.3 Tối thiểu hóa các hàm lôgic BC A 00 01 11 10 0 1 1 F(A,B,C)=+ A C B C 1 1 BC A 00 01 11 10 0 1 1 1 F(A,B,C)=+ B C A B 1 1 33
  34. 1.3 Tối thiểu hóa các hàm lôgic CD AB 00 01 11 10 00 1 1 01 1 1 F(A,B,C,D)=+ B C B D 11 1 1 10 1 1 34
  35. 1.3 Tối thiểu hóa các hàm lôgic CD • Qui tắc 3: Trường AB 00 01 11 10 hợp có những giá trị hàm là không xác 00 1 1 định (không chắc chắn luôn bằng 0 hoặc không chắc chắn 01 1 1 luôn bằng 1), có thể coi giá trị hàm là 11 - - - - bằng 1 để xem có thể nhóm được với các ô mà giá trị hàm xác 10 - - định bằng 1 hay không. F(A,B,C,D)=+ B C B C 35
  36. Bài tập chương 1 (1/3) 1. Chứng minh các biểu thức sau: a) AB + A B = A B+ A B b) AB+ A C = (A + C)(A + B) c) AC + B C = A C+ B C 2. Xây dựng bảng thật và viết biểu thức lôgic của hàm F xác định như sau: a) F(A,B,C) = 1 ứng với tổ hợp biến có số lượng biến bằng 1 là một số chẵn hoặc không có biến nào bằng 1. Các trường hợp khác thì hàm bằng 0 b) F(A,B,C,D) = 1 ứng với tổ hợp biến có ít nhất 2 biến bằng 1. Các trường hợp khác thì hàm bằng 0. 36
  37. Bài tập chương 1 (2/3) 3. Trong một cuộc thi có 3 giám khảo. Thí sinh chỉ đạt kết quả nếu có đa số giám khảo trở lên đánh giá đạt. Hãy biểu diễn mối quan hệ này bằng các phương pháp sau đây: a) Bảng thật b) Bìa Cac-nô c) Biểu đồ thời gian d) Biểu thức dạng tuyển chính quy e) Biểu thức dạng hội chính qui f) Các biểu thức ở câu d), e) dưới dạng số. 37
  38. Bài tập chương 1 (3/3) 4. Tối thiểu hóa các hàm sau bằng phương pháp đại số: a) F(A,B,C,D)= (A + BC) + A(B + C)(AD + C) b) F(A,B,C) = (A + B+ C)(A + B+ C)(A + B+ C)(A + B+ C) 5. Tối thiểu hóa các hàm sau bằng bìa Các-nô: a) F(A,B,C,D) = R(0,2,5,6,9,11,13,14) b) F(A,B,C,D) = R(1,3,5,8,9,13,14,15) c) F(A,B,C,D) = R(2,4,5,6,7,9,12,13) d) F(A,B,C,D) = I(1,4,6,7,9,10,12,13) e) F(A,B,C,D,E)=R(0,1,9,11,13,15,16,17, 20,21,25,26,27,30,31) 38
  39. Giải bài tập chương 1 1. a) AB+= A B (AB)(A B) =(A+B)(A+B) =AA+ AB + AB + BB =+AB AB 39
  40. Giải bài tập chương 1 1. b) AB+ AC = (A + C)(A + B) AB+ AC = (AB + A)(AB + C) =(A + B)(AB + C) =AAB + AC + AB + BC =AC + BC + AA + AB =C(A + B) + A(A + B) =(A + C)(A + B) 40
  41. Giải bài tập chương 1 1. c) AC+ BC = AC + B C AC+ BC = (A + C)(B + C) =A B + B C + AC =B C + AC + A B C + A B C =+B C AC 41
  42. Giải bài tập chương 1 A B t C t t F t 42
  43. Giải bài tập chương 1 4.a) F(A,B,C,D)= (A + BC) + A(B + C)(AD + C) (A+ BC) + A(B + C)(AD + C) = (A + BC) + (A + BC)(AD + C) =(A + BC) + (AD + C) =A(1 + D) + C(1 + B) =+AC 43
  44. Giải bài tập chương 1 4. b) F(A,B,C) = (A + B+ C)(A + B+ C)(A + B+ C)(A + B+ C) F= (A + B + CC)(A + B + CC) =(A + B)(A + B) =AA + AB + AB + B =B(A + A + 1) = B 44
  45. Giải bài tập chương 1 5. a) F(A,B,C,D) = R(0,2,5,6,9,11,13,14) CD AB 00 01 11 10 00 1 1 01 1 1 11 1 1 10 1 1 45
  46. Giải bài tập chương 1 5. c) F(A,B,C,D) = R(2,4,5,6,7,9,12,13) CD AB 00 01 11 10 00 1 01 1 1 1 1 11 1 1 10 1 46
  47. 5. d) CD AB 00 01 11 10 00 0 01 0 0 0 11 0 0 10 0 0 F(A,B,C,D)=++ (B C D)(A ++ B C)(A ++ B C)(B ++ C D)(A +++ B C D) 47
  48. Giải bài tập chương 1 CD AB 00 01 11 10 00 1 01 1 1 1 11 1 1 10 1 1 48
  49. Giải bài tập chương 1 Bìa Các-nô 5 biến C=0 C=1 DE AB 00 01 11 10 10 11 01 00 00 0 1 3 2 6 7 5 4 01 8 9 11 10 14 15 13 12 11 24 25 27 26 30 31 29 28 10 16 17 19 18 22 23 21 20 49
  50. Giải bài tập chương 1 F(A,B,C,D,E)=R(0,1,9,11,13,15,16,17,20,21,25,26,27,30,31) C=0 C=1 DE AB 00 01 11 10 10 11 01 00 1 1 00 0 1 3 2 6 7 5 4 1 1 1 1 01 8 9 11 10 14 15 13 12 1 1 1 1 1 11 24 25 27 26 30 31 29 28 1 1 1 1 10 16 17 19 18 22 23 21 20 50
  51. Chương 2. Các phần tử lôgic cơ bản và mạch thực hiện 51
  52. 2.1 Mạch Hoặc, mạch Và dùng điôt D 1 U1 U2 UY 0 0 0 0 E E U 1 E 0 E U D 2 2 R UY E E E A B F U1, U2 = 0 hoặc E vôn 0 0 0 U1 A, U2 B, UY F(A,B) 0v 0, Ev 1 0 1 1 Bảng thật hàm Hoặc 2 1 0 1 biến 1 1 1 52
  53. 2.1. Mạch Và, mạch Hoặc dùng điôt +E U U U U1, U2 = 0 1 2 Y hoặc E vôn R 0 0 0 D1 0 E 0 E 0 0 E E E U1 U D A B F 2 2 UY 0 0 0 U1 A, U2 B, Us F(A,B) 0 1 0 0v 0, Ev 1 1 0 0 Bảng thật hàm Và 2 biến 1 1 1 53
  54. 2.2. Mạch Đảo dùng tranzixto ⚫ Tranzixto là dụng cụ bán dẫn, có 2 kiểu: NPN và PNP C Ic Ic C Ib Ib B B E E NPN Ie PNP Ie Ie = Ib +Ic, Ie và Ic >> Ib ⚫ Tranzixto thường dùng để khuếch đại.Còn trong mạch lôgic, tranzixto làm việc ở chế độ khóa, tức có 2 trạng thái: Tắt (Ic = 0, Ucemax), Thông (có thể bão hòa): Icmax, Uce = 0 54
  55. 2.2. Mạch Đảo dùng tranzixto Rc UE UY Rb E 0 E UY UE E 0 UE = 0 hoặc E vôn A F(A) UE A, UY F(A) 0 1 0v 0, Ev 1 1 0 Bảng thật hàm Phủ định 55
  56. 2.3. Các mạch tích hợp số Mạch tích hợp (IC): Integrated Circuits Mạch rời rạc Mạch tích hợp • tương tự : làm việc với tín hiệu tương tự • số: làm việc với tín hiệu chỉ có 2 mức 1 0 56
  57. 2.3. Các mạch tích hợp số ❑ Phân loại theo số tranzixto chứa trên một IC SSI Small Scale Integration n < 10 (Mạch tích hợp cỡ nhỏ) MSI Medium Scale Integration n = 10 100 (Mạch tích hợp cỡ trung bình) LSI Large Scale Integration n = 100 1000 (Mạch tích hợp cỡ lớn) VLSI Very Large Scale Integration n = 103 106 (Mạch tích hợp cỡ rất lớn) 57
  58. 2.3. Các mạch tích hợp số ❑ Phân loại theo bản chất linh kiện được sử dụng Sử dụng tranzixto lưỡng cực: ✓RTL (Resistor Transistor Logic) ✓DTL (Diode Transistor Logic) ✓TTL (Transistor Transistor Logic) ✓ECL (Emiter Coupled Logic) Sử dụng tranzixto trường (FET: Field Effect Transistor): ✓MOS (Metal Oxide Semiconductor) NMOS – PMOS ✓CMOS(Complementary Metal Oxide Semiconductor) 58
  59. 2.3. Các mạch tích hợp số ❑ Một số đặc tính của các mạch tích hợp số ❖ Đặc tính điện • Các mức lôgic. 5 v 5 v Ví dụ: Họ TTL Mức 1 Mức 1 3,3 2 Dải không Dải không xác định xác định 0,8 0,5 Mức 0 Mức 0 0 0 Vào TTL Ra TTL 60
  60. 2.3. Các mạch tích hợp số ❑ Một số đặc tính của các mạch tích hợp số ❖ Đặc tính điện • Thời gian truyền: gồm ✓Thời gian trễ của thông tin ở đầu ra so với đầu vào H H 50% 50% Vào TLH THL L L H H 50% 50% Ra L L Thời gian trễ trung bình được đánh giá: Ttb = (TLH + THL)/2 61
  61. 2.3. Các mạch tích hợp số ❑ Một số đặc tính của các mạch tích hợp số ❖ Đặc tính điện • Thời gian truyền: ✓Thời gian cần thiết để tín hiệu chuyển biến từ mức 0 lên mức 1 (sườn dương), hay từ mức 1 về mức 0 (sườn âm) 100% 90% tR: thời gian thiết lập sườn dương(sườn lên) tF: thời gian thiết lập sườn 10% âm(sườn xuống) 0% tR tF 62
  62. 2.3. Các mạch tích hợp số ❑ Một số đặc tính của các mạch tích hợp số ❖ Đặc tính điện • Công suất tiêu thụ ở chế độ động: mW P 100 ECL TTL 10 CMOS 1 f 0,1 0,1 1 10 MHz 63
  63. 2.3. Các mạch tích hợp số ❑ Một số đặc tính của các mạch tích hợp số ❖ Đặc tính cơ * DIL (Dual In Line): số chân từ 8 đến 64. 64
  64. 2.3. Các mạch tích hợp số ❑ Một số đặc tính của các mạch tích hợp số ❖ Đặc tính cơ * SIL (Single In Line) * Vỏ hình vuông 65
  65. 2.3. Các mạch tích hợp số ❑ Một số đặc tính của các mạch tích hợp số ❖ Đặc tính cơ * Vỏ hình vuông 66
  66. 2.4. Ký hiệu các phần tử lôgic cơ bản Đảo Và A A AB A A A 1 A & AB B B Và-Đảo (NAND) Hoặc A A A A & AB AB & AB 1 A+B B B B B 67
  67. 2.4. Ký hiệu các phần tử lôgic cơ bản Hoặc-Đảo (NOR) A AB F 1 A+B 1 00 0 B 01 1 Hoặc mở rộng (XOR) 10 1 A A B = AB + AB =1 AB 11 0 B 68
  68. Chương 3. Hệ tổ hợp 69
  69. 3.1 Khái niệm ❑ Hệ lôgic được chia thành 2 lớp hệ: • Hệ tổ hợp • Hệ dãy Hệ tổ hợp: Tín hiệu ra chỉ phụ thuộc tín hiệu vào ở hiện tại → Hệ không nhớ Hệ dãy: Tín hiệu ra không chỉ phụ thuộc tín hiệu vào ở hiện tại mà còn phụ thuộc quá khứ của tín hiệu vào → Hệ có nhớ 70
  70. 3.2 Một số ứng dụng hệ tổ hợp 3.2.1 Bộ mã hóa Dùng để chuyển các giá trị nhị phân của biến vào sang một mã nào đó. Ví dụ - Bộ mã hóa dùng cho bàn phím của máy tính. Phím Ký tự Từ mã - Cụ thể trường hợp bàn phím chỉ có 9 phím. - N: số gán cho phím (N = 1 9) - Bộ mã hóa có : + 9 đầu vào nối với 9 phím + 4 đầu ra nhị phân ABCD 71
  71. 3.2.1 Bộ mã hóa ‘1’ P1 1 P2 A 2 B P N=i i i Mã hoá C P9 D 9 N = 4 → ABCD = 0100, N = 6→ ABCD = 0110. Nếu 2 hoặc nhiều phím đồng thời được ấn → Mã hóa ưu tiên (nếu có 2 hoặc nhiều phím đồng thời được ấn thì bộ mã hóa chỉ coi như có 1 phím được ấn, phím được ấn ứng với mã cao nhất) 72
  72. 3.2.1 Bộ mã hóa • Xét trường hợp đơn giản, giả thiết tại mỗi thời điểm chỉ có 1 phím được ấn. N ABCD A = 1 nếu (N=8) hoặc 1 0001 (N=9) 2 0010 B = 1 nếu (N=4) hoặc 3 0011 (N=5) hoặc (N=6) 4 0100 hoặc (N=7) 5 0101 C = 1 nếu (N=2) hoặc 6 0110 (N=3) 7 0111 hoặc (N=6) 8 1000 hoặc (N=7) 9 1001 D = 1 nếu (N=1) hoặc (N=3) 73 hoặc (N=5) hoặc (N=7)
  73. 3.2.1 Bộ mã hóa • Sơ đồ bộ mã hóa N=1 1 D N=2 N=3 1 N=4 C N=5 N=6 1 B N=7 N=8 1 A N=9 74
  74. Mã hóa ưu tiên ⚫ A = 1 nếu N = 8 hoặc N = 9 ⚫ B = 1 nếu (N = 4 hoặc N = 5 hoặc N = 6 hoặc N=7) và (Not N = 8) và( Not N=9) ⚫ C = 1 nếu N = 2 và (Not N=4) và (Not N= 5) và (Not N = 8) và (Not N = 9) hoặc N = 3 và (Not N=4) và (Not N= 5) và (Not N = 8) và (Not N = 9) hoặc N = 6 và (Not N = 8) và (Not N = 9) hoặc N = 7 và (Not N = 8) và (Not N = 9) ⚫ D = 1 nếu N = 1 và (Not N =2) và (Not N = 4) và (Not N = 6)và (Not N = 8) hoặc N = 3 và (Not N = 4) và (Not N = 6)và (Not N = 8) ⚫ hoặc N = 5 và (Not N = 6)và (Not N = 8) ⚫ hoặc N = 7 và (Not N = 8) ⚫ hoặc N = 9 75
  75. 3.2.2 Bộ giải mã Cung cấp 1 hay nhiều thông tin ở đầu ra khi đầu vào xuất hiện tổ hợp các biến nhị phân ứng với 1 hay nhiều từ mã đã được lựa chọn từ trước. • Giải mã cho 1 cấu hình (hay 1 từ mã) đã được xác định Ví dụ Đầu ra của bộ giải mã bằng 1(0) nếu ở đầu vào 4 bit nhị phân ABCD = 0111, các trường hợp khác đầu ra = 0(1). D & C B Y=1 nếu A N=(0111)2 = (7)10 76
  76. 3.2.2 Bộ giải mã • Giải mã cho tất cả các tổ hợp của bộ mã: Ví dụ Bộ giải mã có 4 bit nhị phân ABCD ở đầu vào, 16 bit đầu ra Y0 A Y1 B Giải : C mã Yi D : Y15 Ứng với một tổ hợp 4 bit đầu vào, 1 trong 16 đầu ra bằng 1 (0) , 15 đầu ra còn lại bằng 0 (1). 77
  77. 3.2.2 Bộ giải mã - Ứng dụng ⚫ Bộ giải mã BCD: Mã BCD (Binary Coded Decimal) dùng 4 bit nhị phân để mã hoá các số thập phân từ 0 đến 9. Bộ giải mã sẽ gồm có 4 đầu vào và 10 đầu ra. 78
  78. Bộ giải mã BCD N A B C D Y0 Y1 . Y9 . 0 0 0 0 0 1 0 . 0 . 1 0 0 0 1 0 1 . 0 . 2 0 0 1 0 0 0 . 0 . 3 0 0 1 1 0 0 . 0 . 4 0 1 0 0 0 0 . 0 . 5 0 1 0 1 0 0 . 0 . 6 0 1 1 0 0 0 . 0 . 7 0 1 1 1 0 0 . 0 . 8 1 0 0 0 0 0 . 0 . 9 1 0 0 1 0 0 . 1 79
  79. Bộ giải mã BCD Y01== A B C D Y A B C D CD 00 01 11 10 Y= BCD AB 2 00 1 1 Y3 = BCD Y= BC D 01 4 Y= BC D 11 - - - - 5 Y6 = BC D 10 - - Y7 = BCD Y8 = AD Y9 = AD Bài tập: Vẽ sơ đồ của bộ giải mã BCD 80
  80. Giải mã địa chỉ Địa chỉ 10 bit. CS: Đầu vào cho phép chọn bộ nhớ. dòng 0 CS = 1: chọn bộ nhớ 1 0 0 1 1 0 1 0 dòng 1 CS = 0: không chọn 0 0 1 0 1 1 0 0 địa chỉ Giải mã dòng i địa chỉ 0 1 0 1 0 0 0 1 i 10 dòng 1023 1 0 1 1 1 0 0 0 CS (Chip Select) Đọc ra ô nhớ thứ i 81
  81. Giải mã địa chỉ Địa chỉ 16 bit. Số ô nhớ có thể địa chỉ hoá được : 216 = 65 536. Chia số ô nhớ này thành 64 trang, mỗi trang có 1024 ô. 16 bit địa chỉ từ A15 A0, 6 bit địa chỉ về phía MSB A15 A10 được dùng để đánh địa chỉ trang, còn lại 10 bit từ A9 A0 để đánh địa chỉ ô nhớ cho mỗi trang. 10 A9 A0 Bộ nhớ Địa chỉ CS 6 Giải mã A15 A10 Ô nhớ thuộc trang 3 sẽ có địa chỉ thuộc khoảng: (0C00)H (0 0 0 0 1 1 A9 A0)2 (0FFF)H 82
  82. Tạo hàm lôgic Giả sử có hàm 3 biến : F(A,B,C) = R(3,5,6,7) Y0 2 2 Y1 A Y2 1 Y 2 Giải 3 1 B mã Y4 Y5 F(A,B,C) C 20 Y6 Y7 83
  83. Bộ chuyển đổi mã Chuyển một số N viết theo mã C1 sang vẫn số N nhưng viết theo mã C2. Ví dụ: Bộ chuyển đổi mã từ mã BCD sang mã chỉ thị 7 thanh. a N A B C D a b c d e f g f g b 0 0 0 0 0 1 1 1 1 1 1 0 e c 1 0 0 0 1 0 1 1 0 0 0 0 d 2 0 0 1 0 1 1 0 1 1 0 1 3 0 0 1 1 1 1 1 1 0 0 1 Mỗi thanh là 1 điôt phát quang (LED) 4 0 1 0 0 0 1 1 0 0 1 1 5 0 1 0 1 1 0 1 1 0 1 1 6 0 1 1 0 1 0 1 1 1 1 1 A K 7 0 1 1 1 1 1 1 0 0 0 0 8 1 0 0 0 1 1 1 1 1 1 1 9 1 0 0 1 1 1 1 1 0 1 1 84
  84. 1 0 A 1 1 0 B 1 1 0 C 0 1 D 1 85
  85. Tổng hợp bộ chuyển đổi mã CD AB 00 01 11 10 B & 00 1 0 1 1 D 01 0 1 1 1 11 - - - - &  10 1 1 - - A C a= A + C + BD + B D Bài tập: Làm tương tự cho các thanh còn lại 86
  86. Tổng hợp bộ chuyển đổi mã CD CD AB 00 01 11 10 AB 00 01 11 10 00 1 1 1 1 00 1 1 1 0 01 1 0 1 0 01 1 1 1 1 11 - - - - 11 - - - - 10 1 1 - - 10 1 1 - - b c 87
  87. 3.2.3 Bộ chọn kênh (Multiplexer) Có nhiều đầu vào tín hiệu và một đầu ra. Chức năng: chọn lấy một trong các tín hiệu đầu vào đưa tới đầu ra MUX 2-1 MUX 4-1 X0 X 0 Y X1 Y X2 X 1 X3 C0 C0 C1 Đầu vào điều khiển C1 C0 Y C0 Y 0 0 X0 0 1 X 0 X0 1 1 0 X2 1 X1 1 1 X3 89
  88. 3.2.3 Bộ chọn kênh (Multiplexer) Ví dụ Tổng hợp bộ chọn kênh 2-1 MUX 2-1 C0 X1 X0 Y X0 C Y 0 0 0 0 Y 0 0 0 1 1 X1 0 X0 0 1 0 0 1 X C 1 0 0 1 1 1 1 0 0 0 X X 1 0 00 01 11 10 C0 1 0 1 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 YXCXC=+0 0 1 0 90
  89. E S0 0 E 1 CS 1 C S 0 E S1 0 E 1 CS C 0 CS =1: chọn kênh làm việc bình thường CS = 0: ra chọn kênh = 0 Vào điều khiển 91
  90. E S0 0 E E 1 0 C S 0 E E S1 0 1 E C 1 0 C 0 Vào điều khiển 92
  91. Sơ đồ bộ chọn kênh 2-1 X0 & C0 1 Y & X1 93
  92. Ứng dụng của bộ chọn kênh ✓Chọn nguồn tin Nguồn tin 1 Nguồn tin 2 Nhận 94
  93. Ứng dụng của bộ chọn kênh ✓Chọn nguồn tin A = a3 a2 a1 a0 B = b3 b2 b1 b0 C0 Y3 Y2 Y1 Y0 95
  94. Ứng dụng của bộ chọn kênh ⚫ Chuyển đổi song song – nối tiếp C0 a0 1 0 a1 Y C t a2 1 1 a3 0 t C0 Y a0 a a a C1 1 2 3 t 96
  95. Ứng dụng của bộ chọn kênh ⚫ Tạo hàm lôgic f(A,B)= A Bf(0,0) + A Bf(0,1) + A Bf(1,0) + A Bf(1,1) YCCECCECCECCE=100 + 101 + 102 + 103 f(0,0) E0 f(0,1) E1 Các đầu Y = f(A,B) vào f(1,0) chọn hàm E2 f(1,1) E3 C1 C0 A Các biến B 97
  96. Ứng dụng của bộ chọn kênh ⚫ Tạo hàm lôgic A B f=AB Y C C 1 0 0 X0 Y = AB 0 X1 0 0 0= f(0,0) = X0 0 0 0 X2 0 1 0 =f(0,1) = X1 0 1 1 X3 C1 C0 1 0 0=f(1,0) = X2 1 0 A 1 1 1=f(1,1) = X3 1 1 B & 98
  97. Ứng dụng của bộ chọn kênh ⚫ Tạo hàm lôgic A B f=A+B Y C1 C0 0 X0 Y = 1 X1 A+B 0 0 0 = X0 0 0 1 X2 0 1 1 = X1 0 1 1 X3 C1 C0 1 0 1 = X2 1 0 A 1 1 1 = X 1 1 3 B 1 Bộ tạo hàm có thể lập trình được 99
  98. 3.2.4 Bộ phân kênh (Demultiplexer) ⚫ Có một đầu vào tín hiệu và nhiều đầu ra. ⚫ Chức năng : dẫn tín hiệu từ đầu vào đưa tới một trong các đầu ra. DEMUX 1-4 Y0 X Y1 Y2 Y3 C0 C1 100
  99. 3.2.4 Bộ phân kênh (Demultiplexer) C0 X Y0 Y1 DEMUX 1-2 Y 0 0 0 0 0 X 0 1 1 0 Y1 1 0 0 0 C 1 1 0 1 0 101
  100. 3.2.5 Bộ so sánh ⚫ So sánh đơn giản:So sánh 2 số 4 bit A = a3a2a1a0 và B = b3b2b1b0. A = B nếu:(a3 = b3) và (a2 = b2) và (a1 = b1) và (a0 = b0). a3 =1 b3 a 2 =1 b 2 & A=B =1 a1 b1 a0 =1 b0 102
  101. 3.2.5 Bộ so sánh ⚫ So sánh đầy đủ:Thực hiện so sánh từng bit một, bắt đầu từ MSB. a >b a <b E ai bi ai=bi i i i i S I ⚫ Phần tử so sánh Ei i i 0 0 0 0 0 0 E 0 0 1 0 0 0 S Phần tử i 0 1 0 0 0 0 ai so sánh Ei 0 1 1 0 0 0 bi Ii 1 0 0 1 0 0 E: cho phép so sánh 1 0 1 0 0 1 E = 1: so sánh E = 0: không so sánh 1 1 0 0 1 0 1 1 1 1 0 0 103
  102. 3.2.5 Bộ so sánh Si= E(ab i i ) Ii= E(ab i i ) Ei= E(a i  b i ) = Eab i i + Eaii b = E.S i .I i = E(S i + I i ) E ai & Si bi 1 & Ei & Ii 104
  103. 3.2.5 Bộ so sánh ⚫ So sánh đầy đủ: Bộ so sánh song song Ví dụ So sánh 2 số 3 bit A = a2a1a0, B = b2b1b0 S2 1 a2 A>B Phần tử E2 so sánh b2 I2 E S1 a1 1 Phần tử E1 A<B so sánh I b1 1 E S0 a0 Phần tử E0 A=B so sánh I b0 0 105
  104. 3.2.6. Các bộ số học ⚫ Bộ cộng a b  r 0 0 0 0 =a  b a  (Tổng) 0 1 1 0 Cộng r = ab b r (Số nhớ) 1 0 1 0 1 1 0 1 a =1  Bộ bán tổng b (Half Adder) & r 106
  105. Bộ cộng Cộng 2 số nhiều bit: r3 r2 r1 r0 A = a3 a2 a1 a0 +B = b3 b2 b1 b0 r4 3 r3 2 r2 1 r1 0 Kết quả 4 3 2 1 0 107
  106. Bộ cộng Thao tác lặp lại là cộng 2 bit với nhau và cộng với số nhớ ai bi ri i ri+1 Full Adder 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 Cộng ai i đầy 0 1 1 0 1 ri đủ bi ri+1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 108
  107. Bộ cộng i a b i i 00 01 11 10 ri 0 1 1 1 1 1 i = ai  bi  ri r a b i+1 ri+1 = ai bi + ri (ai  bi) i i 00 01 11 10 ri 0 1 1 1 1 1 109
  108. Bộ cộng ⚫ Bộ cộng đầy đủ (Full Adder) ri =1 =1 ai i bi & & 1 ri+1 110
  109. Bộ cộng 2 số n bit A = an-1an-2 a1a0 , B = bn-1bn-2 b1b0 Bộ cộng song song a1 b1 an-1 bn-1 an-2 bn-2 a0 b0 rn-1 rn-2 r1 r0= 0 FA FA FA FA rn r2 n n-1 n-2 1 0 111
  110. Bộ cộng song song tính trước số nhớ ri+1 = aibi + ri(ai  bi) Pi = ai  bi và Gi = aibi → ri+1 = Gi + ri Pi G0 1 r1 r1 = G0 + r0P0 G1 1 r2 P0 & r0 1 2 G0 & P1 & r2 = G1 + r1P1 = G1+(G0 + r0P0)P1 P0 r0 r2 = G1 + G0P1 + r0P0P1 1 2 112
  111. Bộ cộng song song tính trước số nhớ a b a b a b a b Ví dụ: Cộng 2 số 4 bit 3 3 2 2 1 1 0 0 r0 Tính Pi và Gi P3 G3 P2 G2 P1 G1 P0 G0 Tính các số nhớ r4 r3 r2 r1 r0 a3 b3 a2 b2 a1 b1 a0 b0 Tính tổng r4 = 4 3 2 1 0 113
  112. Bộ trừ b D B ai i i i+1 ai D Bán hiệu i 0 0 0 0 Di = ai  bi bi B i+1 0 1 1 1 Bi+1 = ai bi (Half Subtractor) 1 0 1 0 1 1 0 0 =1 ai Di bi & Bi+1 114
  113. Bộ trừ ⚫ Phép trừ 2 số nhiều bit cho nhau.Thao tác lặp lại là trừ 2 bit cho nhau và trừ số vay ai Bộ trừ Di bi đầy đủ Bi Bi+1 B D (Full Subtractor) i Bán i a hiệu i Di a b B D Bi+1 i i i i Bán Bi+1 0 0 0 0 0 b hiệu Bi+1 0 0 1 1 1 i 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 115
  114. Bộ trừ ⚫ Bộ trừ song song: •Thực hiện như bộ cộng song song. •Trừ 2 số n bit cần n bộ trừ đầy đủ. (Trong bộ cộng song song thay bộ cộng đầy đủ bằng bộ trừ đầy đủ, đầu ra số nhớ trở thành đầu ra số vay) 116
  115. Bộ nhân Giả thiết nhân 2 số 4 bit A và B: A = a3a2a1a0, B = b3b2b1b0 a3 a2 a1 a0 b3 b2 b1 b0 a3b0 a2b0 a1b0 a0b0 a3b1 a2b1 a1b1 a0b1 a3b2 a2b2 a1b2 a0b2 a3b3 a2b3 a1b3 a0b3 p7 p6 p5 p4 p3 p2 p1 p0 117
  116. Bộ nhân A x b0 Dãy thao tác cần phải thực hiện khi A x b nhân 2 số 4 bit 1 (A x b0) + (A x b1 dịch trái 1 bit) = 1 A x b2 1+ (A x b2 dịch trái 2 bit) = 2 A x b3 2+ (A x b3 dịch trái 3 bit) = 3 118
  117. Bộ nhân a3 a2 a1 a0 a3 a2 a1 a0 b1 b0 & & & & 0 0 & & & & 3 2 1 0 CI 3 2 1 0 1 CO 3 2 1 0 a3 a2 a1 a0 b2 CI: Carry Input & & & & 0 (vào số nhớ) CO: Carry Output 3 2 1 0 CI 3 2 1 0 (ra số nhớ) 2 CO 3 2 1 0 a3 a2 a1 a0 b3 & & & & 0 3 2 1 0 CI 3 2 1 0 3 CO 3 2 1 0 p7 p6 p5 p4 p3 p2 p1 p0 119
  118. Chương 4 Hệ dãy 120
  119. 4.1 Khái niệm ⚫ Hệ dãy: tin tức ở đầu ra không chỉ phụ thuộc tin tức đầu vào ở thời điểm hiện tại mà còn phụ thuộc vào quá khứ của các tin tức đó nữa → hệ có nhớ. ⚫ Ví dụ: Xét bộ cộng nhị phân liên tiếp. Bộ cộng có 2 đầu vào X1, X2 là 2 số nhị phân cần cộng, đầu ra Y là tổng của X1, X2. t t5 t4 t3 t2 1 t5 t4 t3 t2 t1 X = 0 1 1 0 0 X = 1 1 0 1 1 0 0 Bộ cộng X2= 0 1 1 1 0 X = liên 2 0 1 1 1 0 Y= 1 1 0 1 0 tiếp Y LSB 121
  120. 4.1 Khái niệm Nhận xét: Tín hiệu ra Y là khác nhau ngay cả trong các trường hợp tín hiệu vào như nhau ⚫ Phân biệt 2 loại quá khứ của tín hiệu vào: một là loại tín hiệu vào tạo ra số nhớ bằng 0 và hai là loại tín hiệu vào tạo ra số nhớ bằng 1. ⚫ Hai loại này tạo nên 2 trạng thái của bộ cộng là có nhớ (số nhớ = 1) và không nhớ(số nhớ = 0). Ra ti : vào ti số nhớ ti-1: vào ti-1 số nhớ ti-2 122
  121. 4.2 Các mô hình hệ dãy X HỆ Y DÃY Trạng thái Mô hình Mealy và mô hình Moore 123
  122. 4.2 Các mô hình hệ dãy ✓Mealy: mô tả hệ dãy bằng bộ 5 • X : tập hữu hạn các tín hiệu vào. Nếu hệ có m đầu vào → các tín hiệu vào tương ứng là x1,x2 ,xm • S : tập hữu hạn các trạng thái. Nếu hệ có n trạng thái → các trạng thái tương ứng là s1,s2 ,sn • Y: tập hữu hạn các tín hiệu ra. Nếu hệ có l đầu ra ta có các tín hiệu ra tương ứng là y1,y2 ,yl • Fs: hàm trạng thái. Fs = Fs(X,S) • Fy : hàm ra. Fy = Fy(X,S) ✓Moore: cũng dùng bộ 5 như mô hình Mealy Điều khác biệt duy nhất: Fy = Fy(S) 124
  123. 4.2 Các mô hình hệ dãy Ví dụ Bộ cộng nhị phân liên tiếp Xét theo mô hình Mealy: ⚫ Tập tín hiệu vào: X={00,01,10,11}. ⚫ Tập tín hiệu ra: Y = {0,1}. ⚫ Tập trạng thái: S = {s0, s1} Trạng thái s0 là trạng thái không nhớ hay số nhớ tạo ra bằng 0. Trạng thái s1 là trạng thái có nhớ hay số nhớ tạo ra bằng 1. 125
  124. 4.2 Các mô hình hệ dãy ⚫ Hàm trạng thái: (trạng thái hiện tại, trạng thái tiếp theo) Fs(s0,11) = s1 Fs(s0,x1x2) = s0 nếu x1x2=00, 01 hoặc 10 Fs(s1,00) = s0 Fs(s1,x1x2) = s1 nếu x1x2=10, 01 hoặc 11. ⚫ Hàm ra: Fy(s0,00 hoặc 11) = 0 Fy(s0,01 hoặc 10) = 1 Fy(s1,00 hoặc 11) = 1 Fy(s1,01 hoặc 10) = 0 126
  125. 4.2 Các mô hình hệ dãy Xét theo mô hình Moore: ⚫ Tập tín hiệu vào: X={00,01,10,11}. ⚫ Tập tín hiệu ra: Y = {0,1}. ⚫ Tập trạng thái: {s00, s01, s10, s11} s00 : trạng thái không nhớ, tín hiệu ra bằng 0 s01 : trạng thái không nhớ, tín hiệu ra bằng 1 s10 : trạng thái có nhớ, tín hiệu ra bằng 0 s11 : trạng thái có nhớ, tín hiệu ra bằng 1. ⚫ Hàm trạng thái: Fs(s00 hoặc s01,00) = s00 ⚫ Hàm ra: Fy(s00) = Fy(s10) = 0 Fy(s01) = Fy(s11) = 1 127
  126. 4.2 Các mô hình hệ dãy ⚫ Bảng trạng thái Mealy X S X1 X2 XN s1 Fs(s1,X1),Fy(s1,X1) Fs(s1,X2),Fy(s1,X2) : Fs(s1,XN),Fy(s1,XN) s2 Fs(s2,X1),Fy(s2,X1) Fs(s2,X2),Fy(s2,X2) : Fs(s2,XN),Fy(s2,XN) : : : : : sn Fs(sn,X1),Fy(sn,X1) Fs(sn,X2),Fy(sn,X2) : Fs(sn,XN),Fy(sn,XN) Tín hiệu ra Nếu hệ có m đầu vào thì N <= 2m Trạng thái tiếp theo Trạng thái hiện tại 128
  127. 4.2 Các mô hình hệ dãy ⚫ Bảng trạng thái Moore X S Y X1 X2 XN s1 Fs(s1,X1) Fs(s1,X2) : Fs(s1,XN) Fy(s1) s2 Fs(s2,X1) Fs(s2,X2) : Fs(s2,XN) Fy(s2) : : : : : : sn Fs(sn,X1) Fs(sn,X2) : Fs(sn,XN) Fy(sn) Trạng thái hiện tại Trạng thái tiếp theo 129
  128. 4.2 Các mô hình hệ dãy ⚫ Ví dụ Bộ cộng nhị phân liên tiếp Mealy Moore x x x1x2 1 2 S Y S 00 01 11 10 00 01 11 10 s00 s00 s01 s10 s01 0 s0 s0,0 s0,1 s1,0 s0,1 s01 s00 s01 s10 s01 1 s1 s0,1 s1,0 s1,1 s1,0 s10 s01 s10 s11 s10 0 s11 s01 s10 s11 s10 1 130
  129. 4.2 Các mô hình hệ dãy Đồ hình trạng thái s X / Y 1 s2 Ví dụ Bộ cộng nhị phân liên tiếp 00 01,10 00/0 11/1 11 s00 s10 11/0 01,10 11 s 00 0 s1 00/1 11 00 01,10 s01 s11 01,10/1 01,10/0 00 Mealy 01,10 Moore 11 131
  130. 4.3 Các trigơ (Flip-Flop) • Trigơ là phần tử nhớ và là phần tử cơ bản của hệ dãy • Trạng thái của trigơ chính là tín hiệu ra của nó. 4.3. 1 Trigơ RS SR 00 01 11 10 S Q q CLK 0 0 0 1 Trạng - R Q thái hiện 1 1 0 1 tại - R Nhớ Xóa Kxđ Tlập 1 Q S: Set, R: Reset Phương trình trạng thái: 1 Q Q=+ S Rq S Trạng thái tiếp theo Trạng thái hiện tại CLK: CLOCK (đồng hồ, đồng bộ) 132
  131. S Q CLK R Q 133
  132. Trigơ RS Biểu đồ thời gian 1 S 0 1 R 0 1 Q 0 1 Q 0 Thiết lập Xóa Nhớ 0 Thiết lập Nhớ 1 134
  133. Trigơ RS Tác dụng của đồng hồ (CLK: CLOCK) S=1 S=0 R=0 R=1 Q=1 Q=1 S=0 R=1 S=1 Q=0 R=0 Q=0 135
  134. 4.3.2 Trigơ D (Delay) Q = D Tuỳ thuộc vào tín hiệu đồng bộ tích cực theo mức hay theo sườn mà có 2 loại trigơ D: D Q D Q ❑ Chốt D (D latch): đồng bộ CLK CLK theo mức Q Q ❑ D xúc phát sườn (edge triggered): đồng bộ theo sườn dương hoặc sườn âm của tín hiệu đồng hồ và có ký hiệu như sau: CLK CLK Đồng bộ sườn + Đồng bộ sườn - 136
  135. Trigơ D- Biểu đồ thời gian Chốt D D xúc phát sườn dương 138
  136. 4.3.3 Trigơ JK Q = Jq + Kq Nhớ Tlập 0 Lật Tlập 1 139
  137. 4.3.4 Trigơ T Q=+ Tq Tq Nhớ Lật 140
  138. 4.4 Một số ứng dụng hệ dãy 4.4.1 Bộ đếm và chia tần số ⚫ Bộ đếm dùng để đếm xung. Bộ đếm môđun N: đếm N-1 xung, xung thứ N làm cho bộ đếm quay về trạng thái nghỉ hay trạng thái 0. ⚫ Phân loại: • Bộ đếm đồng bộ: xung đếm đồng thời là xung đồng hồ đưa tới các đầu vào CLK • Bộ đếm không đồng bộ: không cần đưa đồng thời xung đếm vào các đầu vào CLK 141
  139. 4.4 Một số ứng dụng hệ dãy a) Bộ đếm không đồng bộ Ví dụ Bộ đếm không đồng bộ môđun 16 dùng trigơ JK đồng bộ sườn âm đồng hồ. Bộ đếm môđun 16 → có 16 trạng thái → cần 4 trigơ 142
  140. a) Bộ đếm không đồng bộ n q4 q3 q2 q1 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 n: số xung đếm 3 0 0 1 1 q4, q3,q2, q1: Trạng thái của 4 0 1 0 0 4 trigơ 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0 143
  141. a) Bộ đếm không đồng bộ 1 1 1 1 J Q J Q1 J Q2 J Q3 4 CLK CLK CLK CLK CLK Xung đếm K Q K Q2 K Q3 K Q4 1 1 1 1 1 Tv Tr = 2 Tv, Fr = Fv/2 Tr 144
  142. a) Bộ đếm không đồng bộ ⚫ Bộ đếm môđun 10 J Q J Q J Q J Q4 1 1 1 2 1 3 1 CLK CLK CLK CLK CLK K CLR Q K CLR Q4 K CLR Q1 K CLR Q2 3 1 1 1 1 CLR: CLEAR (XÓA). CLR=0 Q = 0 145
  143. b) Bộ đếm đồng bộ Ví dụ Môđun 8 C B A 1 0 J Q J Q J Q 0 1 CLK CLK CLK Xung vào K Q K Q K Q (CLK) CLK A B C Số FF1 FF2 FF3 đếm 0 0 0 0 0 FF1: 1 0 0 1 1 J=K=1, lật trạng thái khi có CLK 2 0 1 0 2 3 0 1 1 3 FF2,FF3: 4 1 0 0 4 J=K 5 1 0 1 5 J=K=1: Chế độ lật khi có CLK J=K=0: Chế độ nhớ khi có CLK 6 1 1 0 6 7 1 1 1 7 8 0 0 0 0 146
  144. 4.4.1 Bộ đếm và chia tần số Bộ đếm đồng thời là bộ chia tần số. Hệ số chia tần số đúng bằng môđun của bộ đếm ❑ Bộ đếm tiến (tăng): số đếm tăng lên 1 mỗi khi có 1 xung đếm Ví dụ Bộ đếm tiến môđun 8: 0-1-2-3-4-5-6-7-0- ❑ Bộ đếm lùi (giảm): số đếm giảm đi 1 mỗi khi có 1 xung đếm Ví dụ Bộ đếm lùi môđun 8: 7-6-5-4-3-2-1-0-7- Các IC được chế tạo làm bộ đếm thường cho phép đếm theo cả 2 chiều 147
  145. 4.4.2 Thanh ghi ⚫ Chức năng: Lưu trữ và dịch chuyển thông tin ⚫ Phân loại: RA 0 1 1 0 1 1 1 0 0 1 1 0 1 1 1 0 VÀO RA VÀO Vào nối tiếp – Ra nối tiếp Vào nối tiếp – Ra song song VÀO VÀO 0 1 1 0 1 1 1 0 0 1 1 0 1 1 1 0 RA RA Vào song song – Ra nối tiếp Vào song song – Ra song song 148
  146. 4.4.2 Thanh ghi Ví dụ: Thanh ghi 4 bit dùng trigơ D A B C D Số liệu vào D Q D Q D Q D Q CLK CLK CLK CLK CLR Q CLR Q CLR Q CLR Q CLOCK CLEAR CLR = 0 Q = 0 149
  147. 4.4.2 Thanh ghi VÀO RA Dòng CLR Số CLK A B C D liệu 1 0 0 0 0 0 0 0 2 1 1 0 0 0 0 0 3 1 1 1 1 0 0 0 4 1 1 2 1 1 0 0 5 1 1 3 1 1 1 0 6 1 0 4 0 1 1 1 7 1 0 5 0 0 1 1 8 1 0 6 0 0 0 1 9 1 0 7 0 0 0 0 10 1 0 8 0 0 0 0 11 1 1 9 1 0 0 0 12 1 0 10 0 1 0 0 13 1 0 11 0 0 1 0 14 1 0 12 0 0 0 1 15 1 0 13 0 0 0 0 150
  148. 4.4.2 Thanh ghi Chuông 0 1 1 0 151
  149. Chương 5 Tổng hợp và phân tích hệ dãy 152
  150. 5.1 Khái niệm ⚫ Hệ dãy có 2 loại bài toán: phân tích và tổng hợp Bảng ứng dụng của trigơ q Q D q Q S R q Q J K q Q T 0 0 0 0 0 0 - 0 0 0 - 0 0 0 0 1 1 0 1 1 0 0 1 1 - 0 1 1 1 0 0 1 0 0 1 1 0 - 1 1 0 1 1 1 1 1 1 - 0 1 1 - 0 1 1 0 153
  151. 5.2 Tổng hợp hệ dãy ⚫ Bài toán tổng hợp hệ dãy gồm các bước như sau: 1. Tìm bảng trạng thái dưới dạng mã hoá trạng thái của hệ 2. Thành lập bảng kích trigơ trên cơ sở bảng trạng thái đã mã hoá ở trên và bảng ứng dụng của trigơ tương ứng 3. Xác định hàm kích trigơ và tối thiểu hoá các hàm kích đó 4. Xác định hàm ra và tối thiểu hoá các hàm ra. 5. Vẽ sơ đồ thực hiện hệ dựa trên các hàm kích và hàm ra đã xác định được Ví dụ 1 Tổng hợp thanh ghi 3 bit dịch phải dùng trigơ D Thanh ghi 3 bit có 8 trạng thái →có 3 biến trạng thái →cần 3 trigơ 154
  152. 5.2 Tổng hợp hệ dãy (Ví dụ 1) Số liệu vào: x x 3 biến trạng thái: q1q2q3 0 1 q1q2q3 000 000 100 Bảng trạng thái mã hóa 001 000 100 010 001 101 011 001 101 100 010 110 101 010 110 Biến trạng thái tiếp theo: 110 011 111 Q Q Q 1 2 3 111 011 111 155
  153. 5.2 Tổng hợp hệ dãy (Ví dụ 1) Hàm kích trigơ Q1 = x, Q2 = q1, Q3 = q2 D1 = x, D2 = q1, D3 = q2 Sơ đồ thực hiện x D1 q1 D2 q2 D3 q3 CLK CLK CLK q1 q2 q3 CLOCK 156
  154. 5.2 Tổng hợp hệ dãy (Ví dụ 2) Ví dụ 2 Tổng hợp hệ dãy đồng bộ dùng trigơ JK. Hệ có 1 đầu vào x và 1 đầu ra y. Các đầu vào và ra này đều là nhị phân. Đầu ra y = 1 nếu ở đầu vào x xuất hiện theo qui luật x = 0101. Các trường hợp khác thì y = 0. Tổng hợp theo mô hình Mealy Hệ dãy x=0101011 y=0001010 1/0 0/0 0/0 A: chờ 0 đầu tiên B: đã có 0 chờ 1 0/0 0/0 C: đã có 01 A B C D D: đã có 010 1/0 1/1 1/0 157
  155. 5.2 Tổng hợp hệ dãy (Ví dụ 2) Cần 2 biến trạng thái q q để mã Bảng trạng thái 1 2 hóa q 1 0 1 q x 2 0 1 0 A C S A B,0 A,0 1 B D B B,0 C,0 x 0 1 q q C D,0 A,0 1 2 00 01,0 00,0 D B,0 C,1 01 01,0 10,0 Bảng trạng thái mã hóa 11 01,0 10,1 10 11,0 00,0 Q1Q2 Q1Q2 158
  156. x 0 1 q1q2 q Q J K 00 01,0 00,0 0 0 0 - 01 01,0 10,0 0 1 1 - 11 01,0 10,1 1 0 - 1 1 1 - 0 10 11,0 00,0 x Q Q 1 2 q1q2 0 1 J1K J2K J1K J2K 1 2 1 2 00 0 - 1- 0 - 0 - 01 0 - - 0 1 - - 1 11 - 1 - 0 - 0 - 1 10 - 0 1 - - 1 0 - 159
  157. 5.2 Tổng hợp hệ dãy (Ví dụ 2) Bảng trạng thái Moore Bảng trạng thái Mealy x x 0 1 y 0 1 S S A0 B0 A0 0 A0 B0,0 A0,0 B0 B0 C0 0 B0 B0,0 C0,0 C0 D0 A0 0 C0 D0,0 A0,0 D0 B0 C1 0 D0 B0,0 C1,1 C1 D0 A0 1 C1 D0,0 A0,0 160
  158. 5.2 Tổng hợp hệ dãy (Ví dụ 2) q Q J K Bảng kích trigơ Bảng 0 0 0 - x q1q 0 1 ứng 0 1 1 - 2 J K J K J K J K dụng 1 0 - 1 1 2 1 2 1 2 1 2 00 0 - 1- 0 - 0 - 1 1 - 0 01 0 - - 0 1 - - 1 x 0 1 11 - 1 - 0 - 0 - 1 q1q 2 10 - 0 1 - - 1 0 - 00 0 0 01 0 1 Hàm kích trigơ J1 = xq2 11 - - J = x K = x 2 2 K1 = xq2 + q2x 10 - - Hàm ra: y = xq1q2 161
  159. T4: x = 1100 T5: x = 1011 T6: x = 0110 TP: x = 0001 T1: x = 0011 T2: x = 0111 T3: x = 1101 162
  160. 5.2 Tổng hợp hệ dãy (Ví dụ 2) Sơ đồ thực hiện & & 1 J2 J1 x q2 q1 y CLK =1 CLK K2 K1 q2 q1 CLOCK 163
  161. 5.3 Phân tích hệ dãy Các bước thực hiện theo trình tự ngược lại so với tổng hợp hệ dãy Ví dụ: Cho sơ đồ hệ dãy đồng bộ dùng trigơ JK như sau. Hãy phân tích xác định chức năng của hệ. & J2 J1 x q2 q1 CLK CLK 1 K2 K1 y q2 q1 & CLOCK 164
  162. 5.3 Phân tích hệ dãy (Ví dụ) Từ sơ đồ viết biểu thức hàm kích và hàm ra: J1 = q2, K2 = ,x J2 = x, K1 =q 2 , xyq 1=q2 + xq 1q2 Bảng kích trigơ x 0 1 q1q J1 K J2 K J1 K J2 K 2 1 2 1 2 00 0 1 0 1 0 1 1 0 01 1 0 0 1 1 0 1 0 11 1 0 0 1 1 0 1 0 10 0 1 0 1 0 1 1 0 165
  163. 5.3 Phân tích hệ dãy (Ví dụ) J1 = q2, K2 = ,x J2 = x, K1 =q 2 , xyq 1=q2 + xq 1q2 Bảng kích trigơ q Q J K x 0 1 0 0 0 - q1q J1 K J2 K J1 K J2 K 2 1 2 1 2 0 1 1 - 00 0 1 0 1 0 1 1 0 1 0 - 1 01 1 0 0 1 1 0 1 0 1 1 - 0 11 1 0 0 1 1 0 1 0 10 0 1 0 1 0 1 1 0 166
  164. 5.3 Phân tích hệ dãy (Ví dụ) Bảng trạng thái mã hóa Bảng trạng thái x 0 1 x 0 1 q q Q Q Q Q 1 2 1 1 SA A,0 B,0 2 2 00 00, 01, 0 0 B D,0 C,0 01 10, 11, 0 0 C D,1 C,0 11 10, 11, 1 0 D A,0 B,1 10 00, 01, 0 1 167
  165. Bảng kích trigơ Bảng trạng thái mã hóa x 0 1 x 0 1 q1q J1 K J2 K J1 K J2 K q1q2 Q1Q Q1Q 2 1 2 1 2 2 2 00 00 01 00 0 1 0 1 0 1 1 0 01 10 11 01 1 0 0 1 1 0 1 0 11 10 11 11 1 0 0 1 1 0 1 0 10 00 01 10 0 1 0 1 0 1 1 0 168
  166. 5.3 Phân tích hệ dãy (Ví dụ) Đồ hình trạng thái 169
  167. 1. Cho sơ đồ như sau. Mô tả hoạt động của sơ đồ khi phím +5 V P4 được ấn. D1 D2 D Bộ 20 3 CLK Đầu vào đếm 21 đếm môđu n 22 8 A MUX B 8→1 C P S P7 6 P 0 170
  168. 2. D0 PR D1 D2 D3 Q0 Q1 Q2 Q3 CLK CLK CLK CLK CLR CLR CLR START PR: PRESET CLOCK PR = 0 Q = 1 1 2 3 4 5 6 7 8 9 1 1 CLK 0 1 START Cho dạng tín hiệu CLOCK và START như hình vẽ. Hãy vẽ dóng trên cùng trục thời gian tín hiệu ở các đầu ra Q0, Q1, Q2, Q3 và giải thích. 171
  169. 3. Tổng hợp bộ so sánh liên tiếp hai số A,B có độ dài bit tuỳ ý bằng hệ dãy đồng bộ dùng trigơ JK theo mô hình Moore. Hai số A,B được so sánh bắt đầu từ bit LSB. 172
  170. 4. Cho sơ đồ đồng bộ dùng trigơ T như sau. Hãy phân tích và cho biết chức năng của sơ đồ. 1 1 T1 q1 T2 q2 CLK CLK q1 q2 CLOCK 173
  171. 5. Cho sơ đồ như sau. Hãy phân tích và cho biết chức năng của hệ. Vẽ tín hiệu tại các đầu A, B, C dóng trên cùng trục thời gian cho 8 xung đồng hồ. 174
  172. a b c J1 K1 J2 K2 J3 K3 A B C 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 0 0 1 1 1 0 0 1 1 0 1 0 1 1 1 1 1 0 1 0 1 0 1 1 1 0 1 1 1 0 1 0 1 1 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 0 1 0 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 0 0 1 1 1 1 0 1 0 0 1 1 1 0 001 010 100 175
  173. 6. Tổng hợp thanh ghi 4 bit vào nối tiếp ra song song dùng tri gơ D. Thanh ghi còn có đầu vào E để định chiều dịch. Nếu E = 1 thì thanh ghi dịch phải, còn E = 0 thì thanh ghi dịch trái. 176
  174. 2. 1 2 3 4 5 6 7 8 9 1 1 0 1 START Q0 Q1 Q2 Q3 177
  175. E & D D 0 1 y Q0 Q1 CLK CLK Q1 CLOCK CLK E Q0 Q1 Q1 y 178
  176. COUNTER MOD8 CLK E START 179
  177. 3. t t t t 3 2 1 0 So YG(A>B) A 0 1 1 0 sánh YE(A=B) B 1 1 0 1 liên Y (A B: G (YG = 1), A = B: E (YE = 1), A < B: L (YL = 1) 182
  178. 3. t t t t 3 2 1 0 So YG(A>B) A 0 1 1 0 sánh YE(A=B) B 1 1 0 1 liên Y (A B: G (YG = 1), A = B: E (YE = 1), A < B: L (YL = 1) AB 00 01 11 10 Y Y Y S G E L G G L G G 1 0 0 E E L E G 0 1 0 L L L L G 0 0 1 183
  179. 3. t t t t 3 2 1 0 So YG(A>B) A 0 1 1 0 sánh YE(A=B) B 1 1 0 1 liên Y (A B: G (YG = 1), A = B: E (YE = 1), A < B: L (YL = 1) AB 00 01 11 10 Y Y Y q1q2 G E L 00 00 01 00 10 01 11 - - - 10 q1q2 G :10, E : 00, L : 01 184
  180. 4. Bảng trạng thái mã hóa: q1q2 Q1Q2 00 01 01 10 10 00 11 00 Tập trạng thái tương đương: là tập trạng thái mà ứng với cùng một tín hiệu vào hệ chuyển đến cùng một trạng thái tiếp theo và cho 185 cùng
  181. BÀI TẬP 1. Tổng hợp hệ tổ hợp cho phép dùng 3 công-tắc làm sáng, tắt cùng 1 đèn. Bất kỳ công tắc nào cũng có thể làm sáng, tắt đèn. 2. Không dùng bộ cộng, hãy tổng hợp hệ tổ hợp thực hiện phép toán A = B+3. B là một số 3 bit, còn A có số bit tùy chọn cho thích hợp 186
  182. 3. Với giá trị nào của tổ hợp (A7A6 A1A0)2 thì S = R A7 A6 & A5 A4 A3 A2 A1 A0 & S R 187
  183. 4. Sử dụng bộ chọn kênh thích hợp để tạo hàm sau: F(A,B,C)= ABC + B C + ABC Chứng minh câu trả lời. 188
  184. 5. Tổng hợp bộ chọn kênh 2-1 dùng chỉ các phần tử NAND có 2 đầu vào. 6. Tổng hợp bộ phân kênh 1-2. 7. Tổng hợp bộ nhân 2 số 2 bit mà không dùng bộ cộng. 8. Dùng một bộ chọn kênh 8-1 để tạo ra hàm sau: F(A,B,C,D) = R(0,3,4,6,8,11,13,15) Chứng minh câu trả lời. 189
  185. HỆ TỔ HỢP Tổng hợp: Biết chức năng hệ -> Thiết kế sơ đồ thực hiện hệ 1. Chức năng -> Bảng thật (biến vào ? hàm ra ? quan hệ vào-ra ?) 2. Từ bảng thật viết hàm ra theo biến vào (tối thiểu hóa) 3. Vẽ sơ đồ thực hiện hàm đã có ở bước 2. Phân tích: Biết sơ đồ thực hiện hệ -> Tìm chức năng 1. Từ sơ đồ viết biểu thức hàm ra theo biến vào 2. Thành lập bảng thật dựa vào 1. 3. Suy ra chức năng từ bảng thật 190
  186. Giải bài tập chương 5 1. 3 công tắc: 3 biến A, B, C. F=0: đèn tắt, F=1: đèn sáng A B C F 0 0 0 0 0 0 1 1 0 1 0 1 F = A B C 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 191
  187. b2 b1 b0 a3 a2 a1 a0 2. B: 3 bit A: 4 bit 0 0 0 0 0 1 1 b2 a3 a2 b1 A = B + 3 0 0 1 0 1 0 0 a1 b0 a 0 1 1 0 1 0 0 1 Viết biểu thức các hàm ra 1 1 1 1 0 1 0 theo 3 biến vào (tối thiểu hóa) Vẽ sơ đồ 192
  188. 4. F(A,B,C)= ABC + B C + ABC 1 E0 Viết biểu thức hàm dưới dạng tuyển chính qui:0 E1 1 E2 0 E F(A,B,C)= ABC + B C(A+A) + ABC 3 F(A,B, 1 E C) =ABC + A B C +AB C + ABC 4 0 E5 F(A,B,C)= R(0,2,4,7) 0 E6 1 E 7 C2C1C0 A B C 193
  189. 8. F(A,B,C,D) = R(0,3,4,6,8,11,13,15) A B C D F 1 E 0 0 0 0 1 0 0 E 0 0 0 1 0 1 E 0 0 1 0 0 0 2 1 E 0 0 1 1 1 3 F(A,B,C, E 0 1 0 0 1 A 4 D) E 0 1 0 1 0 A 5 E 0 1 1 0 1 A 6 A E 0 1 1 1 0 7 C2C1C0 1 0 0 0 1 1 0 0 1 0 B C 1 0 1 0 0 D 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 0 194 1 1 1 1 1
  190. BÀI TẬP LỚN (1) 1. Lập trình Pascal mô phỏng bộ cộng song song. ⚫ Bộ cộng cho phép cộng 2 số nhị phân từ 1 bit đến 8 bit ⚫ Hai số nhị phân cần cộng được nhập từ bàn phím ⚫ Kết quả hiển thị là số nhị phân 195
  191. 1.3 công tắc: 3 biến A, B, C. F=0: đèn tắt, F=1: đèn sáng A B C F 0 0 0 0 0 0 1 1 0 1 0 1 1 0 0 1 0 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 196
  192. BÀI TẬP LỚN (2) 2. Lập trình Pascal mô phỏng bộ so sánh song song. ⚫ Bộ so sánh cho phép so sánh 2 số nhị phân từ 1 bit đến 8 bit ⚫ Hai số nhị phân cần so sánh được nhập từ bàn phím ⚫ Hiển thị kết quả so sánh 197
  193. BÀI TẬP LỚN (1/3) 1. Lập trình mô phỏng bộ cộng song song. ⚫ Bộ cộng cho phép cộng 2 số nhị phân từ 1 bit đến 8 bit ⚫ Hai số nhị phân cần cộng được nhập từ bàn phím ⚫ Hiển thị kết quả 198
  194. BÀI TẬP LỚN (2/3) 2. Lập trình mô phỏng bộ so sánh song song. ⚫ Bộ so sánh cho phép so sánh 2 số nhị phân từ 1 bit đến 8 bit ⚫ Hai số nhị phân cần so sánh được nhập từ bàn phím ⚫ Hiển thị kết quả 199
  195. BÀI TẬP LỚN (3/3) (ST7/t15) 3. Hệ dãy đồng bộ có 1 đầu vào x và 1 đầu ra y. Đầu ra y = 1 nếu ở đầu vào x xuất hiện theo qui luật x = 0110. Các trường hợp khác thì y = 0. Tổng hợp hệ dãy dùng trigơ JK theo mô hình Mealy và mô phỏng hệ đã tổng hợp được theo ngôn ngữ lập trình tùy chọn. 200
  196. BÀI TẬP LỚN (2) 2. Hệ dãy đồng bộ có 1 đầu vào x và 1 đầu ra y. Đầu ra y = 1 nếu ở đầu vào x xuất hiện theo qui luật x = 1001. Các trường hợp khác thì y = 0. Tổng hợp hệ dãy dùng trigơ JK theo mô hình Mealy và mô phỏng hệ đã tổng hợp được theo ngôn ngữ lập trình tùy chọn. x = 1 0010 01 y = 0001001 201
  197. BÀI TẬP LỚN (3) ⚫ Mỗi sinh viên nộp báo cáo bài tập lớn (in, không viết tay). Trong báo cáo cần có: • Chương trình nguồn • Phân tích chương trình nguồn • Kết quả chạy chương trình ⚫ Chỉ sinh viên nào nộp bài tập lớn thì mới được dự thi lần 1.Nộp theo lớp vào thứ 7 của tuần 12. 202
  198. Kiểm tra 90’. Không sử dụng tài liệu Các TL liên quan không để ở mặt bàn () Câu 1. Sử dụng số lượng ít nhất bộ chọn kênh 2-1 để thực hiện một bộ chọn kênh 4-1. Câu 2. Giả thiết có số 4 bit A = a3a2a1a0. Hãy sử dụng số lượng bộ chọn kênh 4-1 cần thiết để thực hiện phép dịch vòng số A như sau: a3a2a1a0 → a0a3a2a1 → a1a0a3a2 → a2a1a0a3 → a3a2a1a0 E & Câu 3. Cho sơ đồ dùng trigơ D D 0 1 y D và tín hiệu vào E như hình Q0 Q1 vẽ. Hãy vẽ tín hiệu tại đầu ra y CLK CLK dóng trên cùng trục thời gian với CLK và giải thích. Q1 CLOCK CLK E 203
  199. Câu 4. Dùng bộ giải mã 3 đầu vào và số lượng ít nhất các phần tử lôgic cơ bản để thực hiện bộ cộng đầy đủ. Giải thích kết quả. 204
  200. Câu 5. Hãy phân tích và cho biết chức năng của sơ đồ sau ENABLE 205
  201. Câu 6. Cho sơ đồ như hình vẽ. Hãy vẽ tín hiệu ra tại q, tại đầu vào R dóng theo cùng trục thời gian với CLOCK và giải thích. Biết rằng bộ đếm môđun 8 tích cực với sườn âm của đồng hồ. Bộ đếm chỉ đếm khi đầu vào E ở mức cao, nếu E ở mức thấp thì bộ đếm không đếm. Giả thiết trước khi có xung START trạngSTARthái bộ đếm là 000 và q = 0. T S q >CLK & R 22 21 0 2 E Đếm môđun 8 CLOCK CLOCK START 206
  202. CLOCK 1 2 3 4 5 6 7 8 START R q,E 207
  203. ĐIÔT D UA > UK: Điôt thông ID >0 U A UK ID UA <= UK: Điôt tắt ID = 0 208
  204. a1 a0 b1 b0 p3 p2 p1 p0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 1 0 0 1 209
  205. Chương 6. Bộ nhớ 210
  206. 5.1. Vai trò của bộ nhớ đối với hệ thống máy tính ❑Bộ nhớ chương trình: cho phép lưu trữ, lấy ra, thay đổi chương trình ❑Bộ nhớ dữ liệu: lưu trữ dữ liệu trong quá trình chương trình tính toán hoặc kết quả chạy chương trình. Bộ nhớ trong (chính) và bộ nhớ ngoài (ngoại vi) • Bộ nhớ trong : thông tin được lưu trữ và lấy ra với tốc độ rất nhanh • Bộ nhớ ngoài: thường có dung lượng rất lớn hơn so với bộ nhớ trong nhưng chậm hơn so với bộ nhớ trong. Bộ nhớ chứa các bit thông tin. Từ: nhóm các bit biểu diễn cho một thực thể thông tin. Độ dài từ: có thể từ 4 đến 32 bit hoặc nhiều hơn. Ô nhớ: tập các phần tử có thể lưu trữ một từ. Chẳng hạn: ô nhớ chứa từ 8 bit có thể gồm 8 trigơ. Dung lượng bộ nhớ: thường được biểu diễn theo bội của 210 = 1024 (K) 211 = 2048 = 2K, 216 = 65536 = 64K 211
  207. 5.1. Vai trò của bộ nhớ đối với hệ thống máy tính Máy tính Bộ nhớ trong Đơn vị số học Đơn vị điều khiển (bán dẫn) Đơn vị xử lý trung tâm (CPU) Bộ nhớ ngoài (băng, đĩa ) 212
  208. Các thao tác đối với bộ nhớ 1. Chọn địa chỉ trong bộ nhớ đang được truy nhập để đọc hoặc ghi 2. Lựa chọn thao tác đọc hoặc ghi cần phải thực hiện 3. Cung cấp dữ liệu vào cần phải lưu trữ trong quá trình ghi 4. Duy trì dữ liệu ra lấy từ bộ nhớ trong quá trình đọc 5. Kích hoạt (hoặc không kích hoạt) bộ nhớ để bộ nhớ sẽ (hoặc không) có đáp ứng đối với địa chỉ đưa vào và lệnh đọc/ghi 213
  209. 5.2. Tổ chức bộ nhớ Đị D7 D6 D5 D4 D3 D2 D1 D0 a chỉ 00 0 1 1 1 1 0 0 0 01 1 0 0 0 1 0 0 1 02 0 1 0 0 0 1 1 1 03 0 0 1 1 1 1 0 0 04 1 1 1 1 0 0 0 0 05 1 0 1 1 1 1 0 1 06 0 1 1 1 0 0 1 1 07 1 1 1 0 1 1 1 0 08 0 0 0 1 0 0 1 1 09 1 0 0 1 1 1 0 1 214
  210. Bus số liệu 8 bit 2 chiều CPU Bộ nhớ đọc ghi Bus địa chỉ 16 bit 1chiều Tín hiệu điều khiển 215
  211. Chip nhớ 8 từ x 4 bit Vào I0 I1 I2 I3 A0 CS Chip Select 8 từ Địa chỉ A1 x 4 bit WE Write Enable A2 O0 O1 O2 O3 Ra 216
  212. I1 Vào I0 Giải mã Từ 0 Từ 1 Địa chỉ CS A0 Từ 2 A1 WE Từ 3 Ra O1 O0 217
  213. CS WE Io I1 I2 I3 I4 I5 I6 I7 A0 CS A0 CS 8 tõ 8 tõ x 4 bit x 4 bit Địa chỉ A1 A1 Chip 1 WE Chip 2 WE A2 A2 Oo O1 O2 O3 O4 O5 O6 O7 Mắc song song 2 chip nhớ 8 từ 4 bit tạo thành chip nhớ 8 từ 8 bit 218
  214. Mắc song song chip nhớ để tăng dung lượng bộ nhớ CS (A3) WE Io I1 I2 I3 Io I1 I2 I3 A0 CS A0 CS 8 tõ 8 tõ x 4 bit x 4 bit Địa chỉ A1 A1 Chip 1 WE Chip 2 WE A2 A2 Oo O1 O2 O3 Oo O1 O2 O3 Bus chung 219
  215. Bit line CS Read / Write I/O Bit vào, ra chung một đường 220
  216. x 0 1 x q1q2q3 0 1 q1q2q3 000 000 100 000 000 100 001 000 100 001 000 100 010 001 101 010 001 100 011 001 101 100 010 100 100 010 110 101 010 110 110 011 111 111 011 111 221