Nghiên cứu, khảo sát bộ nghịch lưu đa bậc cascade sử dụng phương pháp điều chế độ rộng xung

Nội dung text: Nghiên cứu, khảo sát bộ nghịch lưu đa bậc cascade sử dụng phương pháp điều chế độ rộng xung

1. NGHIÊN CỨU, KHẢO SÁT BỘ NGHỊCH LƢU ĐA BẬC CASCADE SỬ DỤNG PHƢƠNG PHÁP ĐIỀU CHẾ ĐỘ RỘNG XUNG PGS.TS Trần Thu Hà1* Huỳnh Thế Duy1, Bùi Thanh Hiếu2, Huỳnh Thanh Tƣờng2 1*, 1Trường Đại học Sư Phạm Kỹ Thuật TP.HCM 2Trường Đại học Sư Phạm Kỹ Thuật Vĩnh Long TÓM TẮT Bài báo này trình bày toàn bộ nội dung nghiên cứu cũng như thiết kế và thực thi bộ nghịch lưu cầu H nối tầng đa bậc thông qua tải R-L hoặc động cơ. Trong đề tài này tập trung giải quyết bài toán giảm điện áp common-mode. Vẫn dựa trên nguyên tắc chung là sử dụng các vector "cho phép", những vector có điện áp common-mode nhỏ, để điều chế trên vector điện áp yêu cầu. Đề tài xây dựng một giải thuật đơn giản dựa trên kỹ thuật sóng mang cho phép dễ dàng kiểm soát và giảm điện áp common-mode ở vùng tuyến tính và quá điều chế. Kỹ thuật được thực hiện trước tiên ở 5 bậc và dễ dàng mở rộng ra bậc cao hơn. Các chương trình mô phỏng và lập trình trên STM được đưa ra phân tích để chứng minh. Đề tài đã được kiểm chứng thực nghiệm trên phần cứng với IGBT H25R120. Các giải thuật điều khiển đề xuất được thực hiện trên vi xử lý điều khiển tín hiệu số STM32F407 với kỹ thuật lập trình nhúng từ mô hình mô phỏng trên phần mềm MATLAB/SIMULINK kết hợp chương trình Keil C tự động biên dịch ra ngôn ngữ C và nạp cho vi xử lý mà không cần phải lập trình lại. Từ khóa: Điện áp Common-mode, nghịch lưu Cascade, STM32F407. ABSTRACT This paper presents the entire content of the research as well as design and implement H-bridge cascade inverter via a RL or engine load. In this topic focus on solving problems common-mode voltage reduction. Still based on the general principle of using the vector "enable", the vector common-mode voltage small, so the voltage vector modulation on request. Subject construct a simple algorithm based on carrier techniques allows easy control and reduce common-mode voltage in the linear region and the modulation. The technique first implemented in 5 level and easy expanding higher level. The program simulation and programming on STM analysis is given to demonstrate. A simulated model was builded on Matlab/Simulink software for calculating parameters and ensuring proposed algorithms. A experimental model, which using H25R120 IGBT and TI microprocessor STM32F407, was established for validation. Control program was program on Simulink model then generate C-code and import to Keil C software, microprocessor automatically but not required reprogramming. Keywords: Commonmode Voltage, Cascade inverter, STM320F407. 1. Giới thiệu Một điện áp 3 pha tham chiếu cho tải cân bằng được mô tả ở phương trình sau: Đề tài này tập trung giải quyết bài toán giảm uref ucos t điện áp common-mode. Vẫn dựa trên nguyên tắc AN m ref chung là sử dụng các vector "cho phép", những uBN u m (cos t 120) vector có điện áp common-mode nhỏ, để điều ref uCN u m (cos t 120) chế trên vector điện áp yêu cầu. Đề tài xây dựng Đại lượng vector không gian qua phép biến một giải thuật đơn giản dựa trên kỹ thuật sóng hình với k 2 từ các đại lượng ba pha trên mang cho phép dễ dàng kiểm soát và giảm điện 3 áp common mode ở vùng tuyến tính và quá điều được xác định theo hệ thức: chế được thực hiện trước ở mô hình Cascade 5 j2 13 ref ref ref2 ref j t 3 bậc. Các mô phỏng và lập trình nhúng từ ukuauau ( );AN BN CN ue m ae j Matlab/Simulink trên STM được đưa ra phân 22 tích để chứng minh. Đại lượng um là biên độ của điện áp pha 2. Phƣơng pháp giảm điện áp Commonmode tải tham chiếu và cũng là bán kính của đường tròn tạo ra bởi vector quay u ref . Gọi m là chỉ số
2. điều chế biên độ theo tỷ số giữa biên độ thành Trong mỗi bậc của sóng mang, điện áp phần hài cơ bản tạo nên bởi phương pháp điều nghịch lưu mỗi pha được điều khiển giữa 2 mức khiển và biên độ thành phần hài cơ bản lớn nhất điện áp liên tiếp nhau tương ứng với việc điều đạt được trong phạm vi điều khiển tuyến tính của khiển trạng thái chuyển mạch ở 2 giá trị liên tiếp. phương pháp vector không gian. Như vậy, ta có Ta gọi Lj là trạng thái chuyển mạch mức thấp và H là giá trị chuyển mạch mức cao, cả hai được thể biểu diễn um theo m như phương trình ở j dưới: xác định theo công thức bên dưới: 4Vd int(uref ) if 0 u ref 4 jN jN umm Lj ref 3 34if u jN Chọn Vd là thành phần cơ bản của điện áp, HL 1 toàn bộ các đại lượng được quy đổi về đơn vị jj như sau: Như vậy ta có thể tách điện áp tham chiếu ref 4 nghịch lưu thành 2 thành phần, thành phần xác uAN mcos t 3 định trạng thái chuyển mạch là Lj và một thành 4 phần xác định thời gian chuyển mạch giữa các uref m(cos t 120) BN 3 trạng thái được tính như phương trình bên dưới: 4 ref ref j uL jN j, 0 j 1 uCN m(cos t 120) 3 Từ hai thành phần này, ta xác định được Điện áp tham chiếu của ngõ ra nghịch lưu giản đồ đóng ngắt ba pha như Hình 4.5. Giá trị là tổng của điện áp tham chiếu tải và một điện áp điện áp nghịch lưu các pha và điện áp offset. common-mode cũng được xác định. ref ref Ts Ha , H b , Hc uAO u AN v o 1 K1 ref ref varef  u u v K2 Max BO BN o vbref Common- mode Voltage ref ref  uCO u CN v o K3 Mid Điện áp offset cũng chính là điện áp vcref K4 Min common-mode tham chiếu. Trong phương pháp 0 S1 S2 S 3 S4 S4 S3 S2 S1 La ,Lb ,Lc giảm điện áp common-mode, để dễ dàng cho HA + HB +HC HA SA SA+1 SA+1 SA 3 A L A việc điều chế, điện áp offset được đưa ra như LC + HA +HB 3 HB LB + LC +HA SB SB+1 SB+1 SB sau: L 3 B B LA + LB +LC 3 HC S S S S v 2 if v 2 v C C SC+1 C C o omax o min C LC vo v omaxif 2 v o max v o min Hình 1: Giản đồ đóng ngắt 3 pha theo các v vif v v 2 giá trị phần nguyên và phần dư o omin o max o min Trong kỹ thuật giảm điện áp common-mode, ta định nghĩa một hàm nguyên là tổng các phần Ở đây: nguyên của điện áp nghịch lưu: v 4 MAX ( uref , u ref , u ref ) FLLL omax AN BN CN LABC ref ref ref vomin MIN(,,) u AN u BN u CN Và một hàm dư là tổng các phần dư của điện áp nghịch lưu: 88ref ref ref Do uAN,, u BN u CN suy ra giá trị F  33  ABC 84 Từ (4.18) (4.20), ta có 03 F . Từ nhỏ nhất của vo là 4 và giá trị lớn 33 ref ref ref (4.14), ta có uAO u BO u CO F L F 3 v o . 88 nhất của là () . Sau khi điện áp Như vậy, khoảng giá trị của FL sẽ là 33 3v 3 F 3 v 1 ( F là số nguyên). Trong offset được cộng vào, điện áp tham chiếu nghịch o L o L lưu sẽ có giá trị từ 0 đến 4. Trong quá trình điều điều kiện điện áp common-mode bằng 0, vo 2 , chế điện áp tham chiếu này sẽ được so sánh với 4 khi đó FL 3, 4, 5, 6 . Theo hình 4.5, trong quá sóng mang [1 0 1] xếp tầng từ 0 - 4, để tạo ra tín trình chuyển mạch hàm điện áp common-mode hiệu điều khiển cho 4 khóa S11j, S21j, S31j, S41j ở FFFF 1 2 3 mỗi pha. sẽ có các giá trị LLLL,,, . 3 3 3 3
3. Như vậy, để điện áp common-mode chỉ tồn tại các trường hợp khác được suy ra một cách tương Vd Vd tự. các giá trị , 0, tương ứng hàm điện LA HA HA HA HA LA HA H A HA HA HA H A 33 SA SA 57 a) LB HB HB H B HB LB b) LB HB HB HB HB LB áp common-mode có giá trị là , 2, . SB SB 33 LC LC LC LC LC LC LC LC HC H C LC LC SC SC 5 6 7 6 5 S S 5 6 7 6 5 Giá trị của FL và F trong giản đồ vector HA HA LA HA HA HA HA HA HA HA không gian điện áp được minh họa như Hình 2 SA SA B phase LB H LB LB H LB FL=4 B B axis SB SB FL=5 040 140 240 340 440 1+ 1+ FL=3 2 1- 2+ LC LC LC HC LC HC FL=6 SC SC 041 141 241 230 330 430 7 6 7 6 7 5 6 5 6 5 S S 1+ 2 1 2 1+ 042 142 131 231 331 320 420 Hình 3: Giản đồ chuyển mạch theo các trường 1 1 2 2 hợp của FL: a) FL=5,6 b) FL=3,4 032 232 221 421 410 043 132 321 1+ 1+ 1 2 1 2 A phase Sơ đồ giải thuật cho toàn bộ kỹ thuật được 1- 2+ axis 044 033 133 122 222 322 311 411 400 xây dựng như sau như hình 4. 1 2 1 2 Computing Interger Lx FL 034 023 123 223 212 312 301 1+ 401 the CMV Computing v 1+ v v o2 1 1 Reference x1 x2 Signal function F the offset 2 2 L voltage + analysis voltage v X NO 024 124 113 213 313 302 402 Decimal Comparison vo fraction 1 1 max min mid 1+ 2 1+ 014 114 214 203 303 403 X 2+ 1 1- Lx 1+ 1+ v 004 104 204 304 404 o2 + + C phase Single carrier Switching PWM axis states - SA,B,C c) Hình 2: Giản đồ không gian điện áp với các Inverter giá trị của F và L Hình 4: Sơ đồ giải thuật cho kỹ thuật giảm điện Để đảm bảo điện áp common-mode được áp common-mode giữ trong giới hạn, một điện áp offset thứ 2 được Trong đó: vx1 là điện áp tham chiếu thêm vào các điện áp nghịch lưu tham chiếu. vx2 là điện áp cơ bản Điện áp offset này phụ thuộc giá trị của FL và v0 là điện áp offset đề xuất giảm CMV được xác định theo các thành phần x j . Với v02 là điện áp offset điều khiển tích cực x= Max(,,) x x x 3. Các giới hạn của vùng điều chế giảm điện áp max ABC common-mode: xmin = Min(,,) xABC x x Theo giản đồ vector không gian ở hình 2. Điện áp offset thứ hai v được tính như Những điểm cần lưu ý là đường tròn nội tiếp các o2 cạnh của đường bao C: R , R và khoảng cách xa sau: 1 2 nhất của đường bao C: R3. Trên cơ sở đó ta xác Fv 3,4 1  Lo2 max định các vùng điều chế riêng biệt như sau: + Vùng tuyến tính: Được xác định từ tâm của FvLo 5,6 2  min Khi đó hàm điện áp common-mode được vector không gian đến đường tròn nội tiếp có bán hiệu chỉnh thành 2 trường hợp sau đây: kính nhỏ nhất. Điện áp 3 pha xác định theo đường tròn này như sau: 1 1 1 47 FFFFLLLL 3,4 : ( 1) ( 2) ( 3) u min( R , R ) min( , ) 3 3 3 m 12 3 3 1 1 1 FFFF 5,6 : ( 1) ( 2) uram1 ucos t LLLL3 3 3 urbm1 ucos( t 120) Với FL = 4,5 hàm điện áp common-mode urcm1 ucos( t 240) 57 + Vùng quá điều chế 1: Được xác định từ sẽ thay đổi theo 2 . Với FL = 3,6 ta 33 đường tròn tuyến tính đến đường bao C. Trong cần hiệu chỉnh quy luật chuyển mạch để đạt được đó, đường bao C được xác định như sau: các hàm điện áp common-mode nằm trong giới hạn. Hình 4.7 minh họa quy luật chuyển mạch cho và quy luật chuyển mạch hiệu chỉnh cho . Ở đây, giả sử xxmax = A ,
4. uraT23 Rcos t urbT23 Rcos( t 120) urcT23 Rcos( t 240) MAX M ax( ura2 T , ur b 2 T , ur c 2 T ) MIN M in( ura2 T , ur b 2 T , ur c 2 T ) 7 Nếu ( MAX> ) 3 7.urjT2 urj2 3M AX Hình 6: Mô hình mô phỏng Cascade 5 bậc Tổng hợp bảng số liệu mô phỏng: Nếu ( MIN 4) Chỉ số điều chế m 0,8 4.ur Thông số tụ lọc nguồn DC 4700uF/450V ur jT2 j2 MAX MIN Tải trở R () 100 + Vùng quá điều chế 2: Từ đường bao C đến Tải kháng L (mH) 100 các điểm góc của đường bao C. Tần số lấy mẫu Ts 1e-006 Đồ thị các vùng điều chế được thể hiện ở Các kết quả mô phỏng giảm CMV nhƣ sau: hình 5. + Điện áp nghịch lƣu UA0: vra2 vra1 vra3 Vra1, m=1 Vra2, m=1.017 Vra3, m=1.023 Hình 7: Dạng sóng điện áp nghịch lưu UA0 khi Hình 5: Giới hạn của các vùng điều chế bộ nghịch giảm CMV lưu 5 bậc + Dòng tải 3 pha: Phương pháp dịch chuyển giữa các quỹ đạo biên [15] được sử dụng để xác định các điện áp nghịch lưu tham chiếu khi chỉ số điều chế nằm giữa các vùng quá điều chế 1 và 2. Theo phương pháp này thì các quỹ đạo sẽ được xác định dựa vào 2 quỹ đạo biên bên trong và bên ngoài, thông qua một thông số, phương trình xác định được trình bày như sau: mm ur (1  ) ur  ur ,  1 j j12 j Hình 8: Dạng sóng dòng tải khi giảm CMV mm21 Tương tự ở vùng quá điều chế 2: mm 1 urj (1 2 ) ur j 2  2 ur j 3 ,  2 mm21 4. Kết quả mô phỏng biến tần Cascade 5 bậc khi sử dụng giải thuật giảm Common-mode bằng kỹ thuật Offset Base PWM Tổng quan mô hình mô phỏng bộ nghịch lưu Cascade 5 bậc được xây dựng trên phần mềm Mathlab/Simulink như sau: Hình 9: Phân tích hài dòng tải khi giảm CMV
5. Hình 10: Điện áp dây UAB khi giảm CMV Hình 13: Mạch công suất và các CB đóng cắt + Kết quả thực nghiệm: Hình 11: Điện áp Common-mode khi sử dụng giải thuật  Kết quả thực nghiệm m= 0,8 Bảng 2: Kết quả mô phỏng khi sử dụng giải thuật giảm điện áp Common mode Bảng 2: Kết quả thực nghiệm ở chỉ số m=0,8 Tham số Giá trị Chỉ số điều chế m 0,8 Điện áp pha A tải và điện Điện áp pha A tải và áp common-mode điện áp common-mode Điện áp pha ngõ ra U 200V (khi chưa sử dụng giải (khi đã sử dụng giải Tần số ngõ ra fo 50Hz thuật giảm CMV) thuật giảm CMV) Dòng điện pha I 0,7A Điện áp common mode ± 30V THD I 3% Nhận xét: Khi sử dụng giải thuật giảm điện áp Common-mode các chỉ tiêu điện áp và dòng điện đều đạt trong phạm vi cho phép, điện áp Common-mode đã giảm từ biên độ 67V xuống còn khoảng 30V. 5. Kết quả thực nghiệm Phân tích FFT điện áp pha Phân tích FFT điện áp + Hình ảnh tổng quát mô hình thực nghiệm: A tải pha A tải (khi chưa sử dụng giải (khi đã sử dụng giải thuật giảm CMV) thuật giảm CMV) Hình 12: Hình các mạch điều khiển xung kích Điện áp dây tải Điện áp dây tải mô hình thực nghiệm (khi chưa sử dụng giải (khi đã sử dụng giải thuật giảm CMV) thuật giảm CMV) Phân tích FFT điện áp dây Phân tích FFT điện áp (khi chưa sử dụng giải dây(khi đã sử dụng giải thuật giảm CMV) thuật giảm CMV)
6. Common-mode như: sử dụng biến tần nhiều bậc hoặc sử dụng các giải thuật điều chế độ rộng xung PWM. Việc sử dụng biến tần nhiều bậc có nhiều hạn chế như: số khóa đóng ngắt tăng, làm Dạng sóng dòng điện tải Dạng sóng dòng điện tăng kích thước thiết bị, điều khiển khó khăn. Để (khi chưa sử dụng giải tải(khi sử dụng giải khắc phục nhược điểm trên các giải thuật điều thuật giảm CMV) thuật giảm CMV) chế độ rộng xung giảm điện áp Common-mode được đưa ra nghiên cứu trong đề tài này. Kỹ thuật điều chế độ rộng xung giảm điện áp Common-mode đã được kiểm chứng bằng các Phân tích FFT dòng tải Phân tích FFT dòng tải mô hình mô phỏng trên Matlab/Simulink và thực (khi chưa sử dụng giải (khi đã sử dụng giải thuật giảm CMV) thuật giảm CMV) nghiệm trên mô hình Cascade 5 bậc với kỹ thuật lập trình nhúng STM32F407. Bước đầu thực hiện với điện áp thấp Vd = 75V để thử nghiệm giải thuật trên mô hình thực nghiệm. Điện áp common mode ở chỉ số điều chế m = 0,8 khi 6 Kết luận: chưa dùng giải thuật giảm là ± 67V và khi sử Trong quá trình sử dụng các bộ nghịch lưu dụng giải thuật là ± 30V. điện áp Common-mode luôn luôn tồn tại, nó tác động xấu đến hệ thống điều khiển tự động đặc biệt là điều khiển máy điện. Có nhiều phương pháp hạn chế cũng như triệt tiêu điện áp TÀI LIỆU THAM KHẢO [1] R. H. Baker and L. H. Bannister, “Electric Power Converter,” U.S. Patent 3 867 643, Feb. (1975). [2] A. Nabae, I. Takahashi, and H. Akagi, “A New Neutral-point Clamped PWM inverter,” IEEE Trans. Ind. Applicat., vol. IA-17, pp. 518-523, Sept./Oct. 1981. [3] F. Z. Peng and J. S. Lai, “Multilevel Cascade Voltage-source Inverter with Separate DC source,” U.S. Patent 5 642 275, June 24, 1997. [4] N. S. Choi, J. G. Cho, and G. H. Cho, “A general circuit topology of multilevel inverter,” in Proc. IEEE PESC’91, 1991, pp. 96–103. [5] T. A. Meynard and H. Foch, “Multilevel conversion: High voltage choppers and voltage source inverters,” in Proc. IEEE PESC’92, 1992, pp. 397–403. [6] Nguyễn Văn Nhờ,“Điện tử công suất 1”. NXB ĐHQG Tp.HCM – 2003. [7] F. Wang, “Motor shaft voltages and bearing currents and their reduction in multi-level
7. medium voltage PWM voltage source inverter drive appli-cations,” in Conf. Rec. IEEE-IAS Annu.Meeting, 1999, CD-ROM. [8] A. von Jouanne, H. Zhang, and A. Wallace, “An evaluation of mitigation techniques for bearing currents, EMI and overvoltages in ASD applica-tions,” IEEE Trans. Ind. Applicat., vol. 34, pp. 1113 –1121, Sept./Oct.1998. [9] P. J. Link, “Minimizing electric bearing currents in ASD systems,” IEEEInd. Applicat. Mag. , vol. 5, pp. 55 –66, July/Aug. 1999. [10] Haoran Zhang, Annette von Jouanne, Shaoan Dai, Alan K.Wallace, Fei Wang, “Multilevel inverter modulation schemes to eliminate common-mode voltages”. Industry Applications, IEEE Transactions on, Nov/Dec 2000, Volume: 36,Page(s): 1645- 1653. [11] Hee-Jung Kim, Hyeoun-Dong Lee, Seung-Ki Sul ”A new PWM strategy for common-mode voltage reduction in neutral-point-clamped inverter-fed AC motor drives”, Industry Applications, IEEE Transactions on, Nov/Dec 2001, Volume: 37, Page(s): 1840- 1845. [12] Loh, P.C, Holmes, D.G. , Fukuta, Y. , Lipo, T.A. “Reduced common mode carrier-based modulation strategies for cascaded multilevel inverters”. Industry Applications Conference, 2002.37th IAS Annual Meeting. Conference, Page(s): 2002- 2009 vol.3. [13] Gupta, A.K, Khambadkone, A.M,” A Space Vector Modulation Scheme to Reduce Common Mode Voltage for Cascaded Multilevel Inverters”. Power Electronics, IEEE Transactions on, Sept. 2007, Volume: 22, Page(s): 1672- 1681. [14] Nho-Van, Nguyen, Hai-Thanh, Quach and Hong-Hee, Lee, "A Novel Single-State PWM Technique for Common-Mode Voltage Elimination in Multilevel Inverters", Journal of Power Electronics, ISSN 1598-2092 (SCI-E). [15] Two mode over modulation N.V.Nho, M.J.Youn, “Two-Mode Overmodulation in Two-level Voltage Source Inverter using Principle Control between Limit Trajectories” 2003, IEEE. Thông tin liên hệ tác giả chính (người chịu trách nhiệm bài viết): Họ tên: Huỳnh Thế Duy Đơn vị: Sở Công Thương Tiền Giang Điện thoại: 0984549917 Email: Huynhtheduy0707@gmail.com
8. BÀI BÁO KHOA HỌC THỰC HIỆN CÔNG BỐ THEO QUY CHẾ ĐÀO TẠO THẠC SỸ Bài báo khoa học của học viên có xác nhận và đề xuất cho đăng của Giảng viên hướng dẫn Bản tiếng Việt ©, TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP. HỒ CHÍ MINH và TÁC GIẢ Bản quyền tác phẩm đã được bảo hộ bởi Luật xuất bản và Luật Sở hữu trí tuệ Việt Nam. Nghiêm cấm mọi hình thức xuất bản, sao chụp, phát tán nội dung khi chưa có sự đồng ý của tác giả và Trường Đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh. ĐỂ CÓ BÀI BÁO KHOA HỌC TỐT, CẦN CHUNG TAY BẢO VỆ TÁC QUYỀN! Thực hiện theo MTCL & KHTHMTCL Năm học 2017-2018 của Thư viện Trường Đại học Sư phạm Kỹ thuật Tp. Hồ Chí Minh.