Nghiên cứu điều khiển giảm điện áp common mode cho bộ nghịch lưu cascade

Nội dung text: Nghiên cứu điều khiển giảm điện áp common mode cho bộ nghịch lưu cascade

1. NGHIÊN CỨU ĐIỀU KHIỂN GIẢM ĐIỆN ÁP COMMON MODE CHO BỘ NGHỊCH LƯU CASCADE Phạm Thị Kim Thê1, Bùi Thanh Hiếu1, Nguyễn Văn Nhờ2* 1Trường Đại học Sư Phạm Kỹ Thuật –TP.HCM 2 Trường Đ K TP TÓM TẮT Bài báo này trình bày toàn bộ nội dung nghiên cứu cũng như thiết kế và thực thi bộ nghịch lưu cầu H nối tầng đa bậc thông qua tải R-L hoặc động cơ Trong đề tài này tập trung giải quyết bài toán giảm điện áp common-mode. Vẫn dựa trên nguyên tắc chung là sử dụng các vector "cho phép", những vector có điện áp common-mode nhỏ, để điều chế trên vector điện áp yêu cầu. Đề tài xây dựng một giải thuật đơn giản dựa trên kỹ thuật sóng mang cho phép dễ dàng kiểm soát và giảm điện áp common-mode ở vùng tuyến tính và quá điều chế. Kỹ thuật được thực hiện trước tiên ở 5 bậc và dễ dàng mở rộng ra bậc cao hơn ác chương trình mô phỏng và lập trình trên DSP được đưa ra phân tích để chứng minh. Đề tài đã được kiểm chứng thực nghiệm trên phần cứng với IGBT STGW40N120K. Các giải thuật điều khiển đề xuất được thực hiện trên vi xử lý điều khiển tín hiệu số DSP TMS320F 28335 với kỹ thuật lập trình nhúng từ mô hình mô phỏng trên phần mềm MATLAB/SIMULINK kết hợp chương trình ode Composer Studio V3.3 tự động biên dịch ra ngôn ngữ C và nạp cho vi xử lý mà không cần phải lập trình lại. Từ khóa: Điện áp Common-mode, nghịch lưu ascade, DSP28335. ABSTRACT This paper presents the entire content of the research as well as design and implement H-bridge cascade inverter via a RL or engine load. In this topic focus on solving problems common-mode voltage reduction. Still based on the general principle of using the vector "enable", the vector common-mode voltage small, so the voltage vector modulation on request. Subject construct a simple algorithm based on carrier techniques allows easy control and reduce common-mode voltage in the linear region and the modulation. The technique first implemented in 5 level and easy expanding higher level. The program simulation and programming on DSP analysis is given to demonstrate. A simulated model was builded on Matlab/Simulink software for calculating parameters and ensuring proposed algorithms. A experimental model, which using STGW40N120K IGBT and TI microprocessor DSP TMS320F28335, was established for validation. Control program was program on Simulink model then generate C-code and import to CCS software , microprocessor automatically but not required reprogramming. Keywords: Commonmode Voltage, Cascade inverter, DSP28335. 1. Giới thiệu 2. Phương pháp giảm điện áp Commonmode Một điện áp 3 pha tham chiếu cho tải cân Đề tài này tập trung giải quyết bài toán giảm bằng được mô tả ở phương trình sau: điện áp common-mode. Vẫn dựa trên nguyên tắc uref ucos t chung là sử dụng các vector "cho phép", những AN m ref vector có điện áp common-mode nhỏ, để điều uBN u m (cos t 120) chế trên vector điện áp yêu cầu Đề tài xây dựng uref u(cos t 120) một giải thuật đơn giản dựa trên kỹ thuật sóng CN m Đại lượng vector không gian qua phép biến mang cho phép dễ dàng kiểm soát và giảm điện hình với k 2 từ các đại lượng ba pha trên áp common mode ở vùng tuyến tính và quá điều 3 chế được thực hiện trước ở mô hình Cascade 5 được xác định theo hệ thức: bậc. Các mô phỏng và lập trình nhúng từ j2 13 atlab/Simulink trên DSP được đưa ra phân tích ref ref ref2 ref j t 3 ukuauau ( );AN BN CN ue m ae j để chứng minh. 22
2. sóng mang [1 0 1] xếp tầng từ 0 - 4, để tạo ra tín Đại lượng um là biên độ của điện áp pha tải tham chiếu và cũng là bán kính của đường hiệu điều khiển cho 4 khóa S11j, S21j, S31j, S41j ở ref mỗi pha. tròn tạo ra bởi vector quay u . Gọi m là chỉ số Trong mỗi bậc của sóng mang, điện áp điều chế biên độ theo tỷ số giữa biên độ thành nghịch lưu mỗi pha được điều khiển giữa 2 mức phần hài cơ bản tạo nên bởi phương pháp điều điện áp liên tiếp nhau tương ứng với việc điều khiển và biên độ thành phần hài cơ bản lớn nhất khiển trạng thái chuyển mạch ở 2 giá trị liên tiếp. đạt được trong phạm vi điều khiển tuyến tính của Ta gọi L là trạng thái chuyển mạch mức thấp và phương pháp vector không gian Như vậy, ta có j Hj là giá trị chuyển mạch mức cao, cả hai được thể biểu diễn um theo m như phương trình ở xác định theo công thức bên dưới: dưới: ref ref int(ujN ) if 0 u jN 4 4Vd Lj ref umm 34 if u 3 jN Chọn Vd là thành phần cơ bản của điện áp, HLjj 1 toàn bộ các đại lượng được quy đổi về đơn vị Như vậy ta có thể tách điện áp tham chiếu như sau: nghịch lưu thành 2 thành phần, thành phần xác ref 4 u mcos t định trạng thái chuyển mạch là Lj và một thành AN 3 ph ầ n xác đ ị nh th ờ i gian chuy ể n m ạch gi ữ a các ref 4 trạng thái được tính như phương trình bên dưới: uBN m(cos t 120) 3  uLref , 0 1 4 j jN j j uref m(cos t 120) CN 3 Từ hai thành phần này, ta xác định được Điện áp tham chiếu của ngõ ra nghịch lưu giản đồ đóng ngắt ba pha như ình 4 5 Giá trị là tổng của điện áp tham chiếu tải và một điện áp điện áp nghịch lưu các pha và điện áp offset. common-mode cũng được xác định. Ts Ha , H b , Hc ref ref 1 u u v K1 AO AN o v aref Max ref ref K2 vbref Common- mode Voltage uBO u BN v o  ref ref K3 Mid uCO u CN v o vcref Điện áp offset cũng chính là điện áp K4 Min 0 common-mode tham chiếu Trong phương pháp S1 S2 S 3 S4 S4 S3 S2 S1 La ,Lb ,Lc HA + HB +HC HA SA+1 SA+1 3 giảm điện áp common-mode, để dễ dàng cho SA SA A L A LC + HA +HB 3 việc điều chế, điện áp offset được đưa ra như HB LB + LC +HA SB SB+1 SB+1 SB L 3 B B LA + LB +LC sau: 3 HC S C SC S +1 SC SC C C LC vo 2 if v omax 2 v o min Hình 1: Giản đồ đóng ngắt 3 pha theo các giá vo v omaxif 2 v o max v o min trị phần nguyên và phần dư Trong kỹ thuật giảm điện áp vo v ominif v o max v o min 2 common-mode, ta định nghĩa một hàm nguyên là Ở đây: tổng các phần nguyên của điện áp nghịch lưu: FLLL v 4 MAX ( uref , u ref , u ref ) LABC omax AN BN CN ref ref ref Và một hàm dư là tổng các phần dư của điện vomin MIN(,,) u AN u BN u CN áp nghịch lưu: 88 ref ref ref F ABC Do uAN,, u BN u CN suy ra giá trị 33 Từ (4.18) (4.20), ta có 03 F . Từ 84  ref ref ref nhỏ nhất của vo là 4 và giá trị lớn (4.14), ta có u u u F F 3 v . 33 AO BO CO L o 88 Như vậy, khoảng giá trị của FL sẽ là nhất của là () Sau khi điện áp 3v 3 F 3 v 1 ( F là số nguyên). Trong 33 o L o L offset được cộng vào, điện áp tham chiếu nghịch điều kiện điện áp common-mode bằng 0, vo 2 , lưu sẽ có giá trị từ 0 đến 4 Trong quá trình điều khi đó F 3, 4, 5, 6. Theo hình 4.5, trong quá chế điện áp tham chiếu này sẽ được so sánh với 4 L trình chuyển mạch hàm điện áp common-mode
3. FFFF 1 2 3 sẽ có các giá trị LLLL,,, . cho và quy luật chuyển mạch hiệu 3 3 3 3 chỉnh cho . Ở đây, giả sử xxmax = A , Như vậy, để điện áp common-mode chỉ tồn tại các trường hợp khác được suy ra một cách tương Vd Vd các giá trị , 0, tương ứng hàm điện tự. LA HA HA HA HA LA HA H A HA HA HA H A 33 SA SA 57 a) LB HB HB H B HB LB b) LB HB HB HB HB LB áp common-mode có giá trị là , 2, . SB SB 33 LC LC LC LC LC LC LC LC HC H C LC LC SC SC 5 6 7 6 5 S S 5 6 7 6 5 Giá trị của FL và F trong giản đồ vector HA HA LA HA HA HA HA HA HA HA không gian điện áp được minh họa như ình 2 SA SA B phase F =4 LB LB LB LB L axis HB HB SB SB FL=5 040 140 240 340 440 1+ 1+ FL=3 2 1- 2+ LC LC LC HC LC HC FL=6 S S 241 230 330 C C 041 141 430 7 6 7 6 7 5 6 5 6 5 S S 1+ 2 1 2 1+ 042 142 131 231 331 320 420 1 2 1 2 Hình 3: Giản đồ chuyển mạch theo các trường 032 232 221 421 410 043 132 321 1+ 1+ 1 2 1 2 A phase hợp của FL: a) FL=5,6 b) FL=3,4 1- 2+ axis 044 033 133 122 222 322 311 411 400 Sơ đồ giải thuật cho toàn bộ kỹ thuật được 1 1 2 2 xây dựng như sau như hình 4. 034 023 123 223 212 312 301 1+ 401 1+ 1 2 1 Computing 2 Interger Lx FL the CMV Computing vo2 024 124 113 213 313 302 402 Reference vx1 vx2 Signal function FL the offset 1 1 voltage + analysis voltage v 1+ 2 1+ X NO Decimal Comparison 403 014 114 214 203 303 vo fraction max min mid 2+ 1 1- 1+ 1+ 004 404 104 204 304 X C phase Lx axis v o2 + + Single carrier Switching PWM states - SA,B,C Hình 2: Giản đồ không gian điện áp với các c) giá trị của F và Inverter L Để đảm bảo điện áp common-mode được Hình 4: Sơ đồ giải thuật cho kỹ thuật giảm điện áp giữ trong giới hạn, một điện áp offset thứ 2 được common-mode thêm vào các điện áp nghịch lưu tham chiếu. Trong đó: vx1 là điện áp tham chiếu Điện áp offset này phụ thuộc giá trị của FL và vx2 là điện áp cơ bản được xác định theo các thành phần x j . Với v0 là điện áp offset đề xuất giảm V x= Max(,,) x x x v02 là điện áp offset điều khiển max ABC tích cực xmin = Min(,,) xABC x x 3. Các giới hạn của vùng điều chế giảm điện áp Điện áp offset thứ hai vo2 được tính như common-mode: sau: Theo giản đồ vector không gian ở hình 4.4. Những điểm cần lưu ý là đường tròn nội tiếp các FvLo 3,4 2 1  max c ạ nh củ a đư ờ ng bao C: R 1 , R 2 và kho ảng cách FvLo 5,6 2  min xa nhất của đường bao C: R3 Trên cơ sở đó ta Khi đó hàm điện áp common-mode được xác định các vùng điều chế riêng biệt như sau: hiệu chỉnh thành 2 trường hợp sau đây: + Vùng tuyến tính: Được xác định từ tâm của vector không gian đến đường tròn nội tiếp có bán 1 1 1 FFFF 3,4 : ( 1) ( 2) ( 3) kính nhỏ nhất Điện áp 3 pha xác định theo LLLL3 3 3 đư ờ ng tròn này như sau: 1 1 1 47 FFFFLLLL 5,6 : ( 1) ( 2) u min( R , R ) min( , ) 3 3 3 m 12 3 3 Với FL = 4,5 hàm điện áp common-mode uram1 ucos t 57 urbm1 ucos( t 120) sẽ thay đổi theo 2 . Với FL = 3,6 ta ur ucos( t 240) 33 cm1 cần hiệu chỉnh quy luật chuyển mạch để đạt được + Vùng quá điều chế 1: Được xác định từ đường các hàm điện áp common-mode nằm trong giới tròn tuyến tính đến đường bao Trong đó, hạn. Hình 4.7 minh họa quy luật chuyển mạch đường bao được xác định như sau:
4. uraT23 Rcos t urbT23 Rcos( t 120) ur Rcos( t 240) cT23 MAX M ax( ura2 T , ur b 2 T , ur c 2 T ) MIN M in( ura2 T , ur b 2 T , ur c 2 T ) 7 Nếu ( MAX > ) 3 7.urjT2 urj2 3M AX Hình 6: Mô hình mô phỏng Cascade 5 bậc Nếu ( MIN 4) Tần số sóng mang fc (Hz) 5000 Chỉ số điều chế m 0.866 4.urjT2 urj2 Thông s ố t ụ l ọ c ngu ồ n DC 4700uF/450V MAX MIN Tải trở R () 20 + Vùng quá điều chế 2: Từ đường bao đến các Tải kháng L (mH) 40 điểm góc của đường bao C. Tần số lấy mẫu Ts 1e-006 Đồ thị các vùng điều chế được thể hiện ở Các kết quả mô phỏng giảm CMV như sau: hình 5. + Điện áp nghịch lưu UA0: vra2 vra1 vra3 V , m=1.017 V , m=1.023 Vra1, m=1 ra2 ra3 Hình 5: Giới hạn của các vùng điều chế bộ nghịch Hình 7: Dạng sóng điện áp nghịch lưu UA0 khi lưu 5 bậc giảm CMV Phương pháp dịch chuyển giữa các quỹ đạo + Dòng tải 3 pha: biên [15] được sử dụng để xác định các điện áp nghịch lưu tham chiếu khi chỉ số điều chế nằm giữa các vùng quá điều chế 1 và 2 Theo phương pháp này thì các quỹ đạo sẽ được xác định dựa vào 2 quỹ đạo biên bên trong và bên ngoài, thông qua một thông số, phương trình xác định được trình bày như sau: mm 1 urj (1  ) ur j12  ur j ,  mm21 Hình 8: Dạng sóng dòng tải khi giảm CMV Tương tự ở vùng quá điều chế 2: mm 1 urj (1 2 ) ur j 2  2 ur j 3 ,  2 mm21 4. Kết quả mô phỏng biến tần Cascade 5 bậc khi sử dụng giải thuật giảm Common-mode bằng kỹ thuật Offset Base PWM Tổng quan mô hình mô phỏng bộ nghịch lưu Cascade 5 bậc được xây dựng trên phần mềm athlab/Simulink như sau: Hình 9: Phân tích hài dòng tải khi giảm CMV
5. + Kết quả thực nghiệm:  Kết quả thực nghiệm m= 0.866 Bảng 2: Kết quả thực nghiệm ở chỉ số m=0.866 Điện áp pha A tải và điện Điện áp pha A tải và Hình 10: Điện áp dây UAB khi giảm CMV áp common-mode điện áp common-mode (khi chưa sử dụng giải (khi đã sử dụng giải thuật giảm CMV) thuật giảm CMV) Hình 11: Điện áp Common-mode khi sử dụng giải thuật Bảng 2: Kết quả mô phỏng khi sử dụng giải Phân tích FFT điện áp pha Phân tích FFT điện áp thuật giảm điện áp Common mode A tải pha A tải Tham số Giá trị (khi chưa sử dụng giải (khi đã sử dụng giải Chỉ số điều chế m 0.866 thuật giảm CMV) thuật giảm CMV) Điện áp pha ngõ ra U 200V Tần số ngõ ra fo 50Hz Dòng điện pha I 9.7A Điện áp common mode ± 33V THD I 0.5% Nhận xét: Khi sử dụng giải thuật giảm điện áp Common-mode các chỉ tiêu điện áp và dòng điện Điện áp dây tải Điện áp dây tải đều đạt trong phạm vi cho phép, điện áp (khi chưa sử dụng giải (khi đã sử dụng giải Common-mode đã giảm từ biên độ 67V xuống thuật giảm CMV) thuật giảm CMV) còn khoảng 33V. 5. Kết quả thực nghiệm + Hình ảnh tổng quát mô hình thực nghiệm: Phân tích FFT điện áp dây Phân tích FFT điện áp (khi chưa sử dụng giải dây (khi đã sử dụng giải thuật giảm CMV) thuật giảm CMV) Hình 12: Hình các mạch điều khiển xung kích mô hình thực nghiệm Dạng sóng dòng điện tải Dạng sóng dòng điện (khi chưa sử dụng giải tải (khi sử dụng giải thuật giảm CMV) thuật giảm CMV) Phân tích FFT dòng tải Phân tích FFT dòng tải Hình 13: Mạch công suất và các đóng cắt (khi chưa sử dụng giải (khi đã sử dụng giải
6. thuật giảm CMV) thuật giảm CMV) chế độ rộng xung giảm điện áp Common-mode được đưa ra nghiên cứu trong đề tài này. Kỹ thuật điều chế độ rộng xung giảm điện áp Common-mode đã được kiểm chứng bằng các mô hình mô phỏng trên Matlab/Simulink và thực 6 Kết luận: nghiệm trên mô hình Cascade 5 bậc với kỹ thuật Trong quá trình sử dụng các bộ nghịch lưu lập trình nhúng DSP F28335 ước đầu thực hiện điện áp Common-mode luôn luôn tồn tại, nó tác với điện áp thấp Vd= 50V để thử nghiệm giải động xấu đến hệ thống điều khiển tự động đặc thuật trên mô hình thực nghiệm Điện áp biệt là điều khiển máy điện. Có nhiều phương common mode ở chỉ số điều chế m=0.866 khi pháp hạn chế cũng như triệt tiêu điện áp chưa dùng giải thuật giảm là ± 40V và khi sử Common-mode như: sử dụng biến tần nhiều bậc dụng giải thuật là ± 20V. hoặc sử dụng các giải thuật điều chế độ rộng xung PWM. Việc sử dụng biến tần nhiều bậc có nhiều hạn chế như: số khóa đóng ngắt tăng, làm tăng kích thước thiết bị, điều khiển khó khăn Để khắc phục nhược điểm trên các giải thuật điều TÀI LIỆU THAM KHẢO [1] R. H. Baker and L. H. Bannister, “Electric Power Converter,” U.S. Patent 3 867 643, Feb. (1975). [2] A. Nabae, I. Takahashi, and H. Akagi, “A New Neutral-point Clamped PWM inverter,” IEEE Trans. Ind. Applicat., vol. IA-17, pp. 518-523, Sept./Oct. 1981. [3] F. Z. Peng and J. S. Lai, “Multilevel Cascade Voltage-source Inverter with Separate DC source,” U.S. Patent 5 642 275, June 24, 1997. [4] N. S. Choi, J. G. Cho, and G. H. Cho, “A general circuit topology of multilevel inverter,” in Proc. IEEE PESC’91, 1991, pp. 96–103. [5] T. A. Meynard and H. Foch, “Multilevel conversion: High voltage choppers and voltage source inverters,” in Proc. IEEE PESC’92, 1992, pp. 397–403. [6] Nguyễn Văn Nhờ,“Điện tử công suất 1”. NXB ĐHQG Tp.HCM – 2003. [7] F. Wang, “Motor shaft voltages and bearing currents and their reduction in multi-level medium voltage PWM voltage source inverter drive appli-cations,” in Conf. Rec. IEEE-IAS Annu. Meeting, 1999, CD-ROM. [8] A. von Jouanne, H. Zhang, and A. Wallace, “An evaluation of mitigation techniques for bearing currents, EMI and overvoltages in ASD applica-tions,” IEEE Trans. Ind. Applicat. , vol. 34, pp. 1113 –1121, Sept./Oct.1998. [9] P. J. Link, “Minimizing electric bearing currents in ASD systems,” IEEEInd. Applicat.
7. Mag. , vol. 5, pp. 55 –66, July/Aug. 1999. [10] Haoran Zhang, Annette von Jouanne, Shaoan Dai, Alan K.Wallace, Fei Wang, “Multilevel inverter modulation schemes to eliminate common-mode voltages”. Industry Applications, IEEE Transactions on, Nov/Dec 2000, Volume: 36, Page(s): 1645- 1653. [11] Hee-Jung Kim, Hyeoun-Dong Lee, Seung-Ki Sul ” A new PWM strategy for common-mode voltage reduction in neutral-point-clamped inverter-fed AC motor drives”, Industry Applications, IEEE Transactions on, Nov/Dec 2001, Volume: 37, Page(s): 1840- 1845. [12] Loh, P.C, Holmes, D.G. , Fukuta, Y. , Lipo, T.A. “Reduced common mode carrier-based modulation strategies for cascaded multilevel inverters”. Industry Applications Conference, 2002. 37th IAS Annual Meeting. Conference, Page(s): 2002- 2009 vol.3. [13] Gupta, A.K, Khambadkone, A.M,” A Space Vector Modulation Scheme to Reduce Common Mode Voltage for Cascaded Multilevel Inverters”. Power Electronics, IEEE Transactions on, Sept. 2007, Volume: 22, Page(s): 1672- 1681. [14] Nho-Van, Nguyen, Hai-Thanh, Quach and Hong-Hee, Lee, "A Novel Single-State PWM Technique for Common-Mode Voltage Elimination in Multilevel Inverters", Journal of Power Electronics, ISSN 1598-2092 (SCI-E). [15] Two mode over modulation N.V.Nho, M.J.Youn, “Two-Mode Overmodulation in Two-level Voltage Source Inverter using Principle Control between Limit Trajectories” 2003, IEEE.
8. BÀI BÁO KHOA HỌC THỰC HIỆN CÔNG BỐ THEO QUY CHẾ ĐÀO TẠO THẠC SỸ Bài báo khoa học của học viên có xác nhận và đề xuất cho đăng của Giảng viên hướng dẫn Bản tiếng Việt ©, TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP. HỒ CHÍ MINH và TÁC GIẢ Bản quyền tác phẩm đã được bảo hộ bởi Luật xuất bản và Luật Sở hữu trí tuệ Việt Nam. Nghiêm cấm mọi hình thức xuất bản, sao chụp, phát tán nội dung khi chưa có sự đồng ý của tác giả và Trường Đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh. ĐỂ CÓ BÀI BÁO KHOA HỌC TỐT, CẦN CHUNG TAY BẢO VỆ TÁC QUYỀN! Thực hiện theo MTCL & KHTHMTCL Năm học 2016-2017 của Thư viện Trường Đại học Sư phạm Kỹ thuật Tp. Hồ Chí Minh.