Nghiên cứu các mô hình memristor và ứng dụng thiết kế các cổng logic

Nội dung text: Nghiên cứu các mô hình memristor và ứng dụng thiết kế các cổng logic

1. > GVHD TS. VÕ MINH HUÂN LUẬN VĂN TỐT NGHIỆP < 1 NGHIÊN CỨU CÁC MÔ HÌNH MEMRISTOR VÀ ỨNG DỤNG THIẾT KẾ CÁC CỔNG LOGIC Van-Quan Ha, Minh-Huan Vo, Tạp chí KHKT trường Đại Học Sư Phạm Kỹ Thuật TP.HCM  so sánh đặc điểm của các mô hình memristor được liệt kê Tóm tắt: Memristor là một thiết bị mới có rất nhiều ứng trong bảng 1. dụng hữu ích (bộ nhớ, cổng logic mạch tương tự, hệ thống A. MÔ HÌNH TUYẾN TÍNH nơron, )Công nghệ Memistive hấp dẫn do tính không bay hơi, khả năng mở rộng và khả năng tương thích với CMOS. Trong mô hình tuyến tính [4], hai điện trở được nối nối tiếp, Nhiều mô hình vật lý đã được đề xuất như mô hình tuyến một điện trở đại diện cho vùng pha tạp chất (điện trở cao) và tính, phi tuyến, mô hình điện tử xuyên hầm Simmons, điện trở thứ hai đại diện cho vùng oxit (điện trở thấp). Hình 1 TEAM, VTEAM. Bài báo tập trung phân tích, so sánh ưu mô tả mô hình vật lý của mô hình tuyến tính được thực hiện nhược điểm giữa các mô hình. Trong đó, mô hình memristor trong phòng lab HP năm 2008 ngưỡng điện áp thích nghi (A General Model for Voltage Controlled Memristors – VTEAM) được xem là tối ưu nhất. Mô hình VTEAM mở rộng mô hình TEAM đã đề xuất trước đó, và điều khiển bằng dòng điện. Mô hình VTEAM có những ưu điểm hơn so với mô hình TEAM: đơn giản, tổng quát, linh hoạt và có thể có định các mô hình khác. Mô hình VTEAM là chính xác (dưới 1,5% về sai số bình phương trung bình tương đối) và hiệu quả tính toán hơn so với các mô hình memristor hiện có và các kết quả thực nghiệm phù Hình 1: Mô hình vật lý memristor phòng lab HP hợp với yêu cầu thực tế. Từ đó, ứng dụng VTEAM đê thiết Mô hình này thực hiện theo định nghĩa ban đầu của kế các cổng logic (AND, OR, XOR, ), mạch số. memristor [1], nhưng không chính xác như so với mô hình vật lý thực tế. Đặc tuyến dòng-áp mô hình tuyến tính được mô I. GIỚI THIỆU CHUNG phỏng như hình 2 -3 Memristor là phần tử điện thụ động tứ tư gồm hai điện trở x 10 I-V curve có giá trị khác nhau (còn được gọi là trở kháng nhớ) [1]. Trở 3 kháng nhớ của thiết bị thay đổi phụ thuộc vào tổng số điện tích đi qua thiết bị, hay nói cách khác, dựa trên tích phân theo 2 thời gian của điện thế áp dụng giữa các cổng của thiết bị). Hệ thống memristive [2] là sự mở rộng của các memristor, trong 1 đó một thiết bị memristive bất biến thời gian hiện tại được 0 kiểm soát bằng I[amp] 푤 = (푤, 푖) (1) -1 푡 푣(푡) = 푅(푤, 푖). 푖(푡) (2) Trong đó w là một biến trạng thái bên trong, i(t) là dòng -2 điện của thiết bị memristive, v(t) là điện áp trên thiết bị -3 memristive, R(w, i) là trở kháng nhớ - memristance, và t là -1.5 -1 -0.5 0 0.5 1 1.5 thời gian. Memristor có nhiều ứng dụng trong và khả năng V[volt] tương thích với CMOS. Hình 2: Đặc tuyến i-v của mô hình tuyến tính B. MÔ HÌNH PHI TUYẾN II. CÁC MÔ HÌNH MEMRISTOR Mô hình phi tuyến [5] giả định rằng có sự phụ thuộc phi Tất cả các mô hình memristor đã được thực hiện trong mô tuyến giữa điện áp và các trạng thái phát sinh bên trong nó, hình Verilog-A được mô tả trong [3]. Trong bài báo này, chỉ đặc tính chuyển mạch không đối xứng. Hình 3 mô tả đặc tuyến mô tả ngắn gọn về các mô hình này được cung cấp. Phân tích, i-v của mô hình phi tuyến giống như là một parabol
2. > GVHD TS. VÕ MINH HUÂN LUẬN VĂN TỐT NGHIỆP 0, kon <0). voff, von là điện áp ngưỡng các và x là biến trạng thái. Các chức
3. > GVHD TS. VÕ MINH HUÂN LUẬN VĂN TỐT NGHIỆP > RON, điện áp 푣(푡) = (푤 − 푤표푛). 푣(푡) (5) ngõ ra của các cổng logic được xác định bằng định luật phân 푅표푛 Trong đó λ là một thông số phù hợp và Ron, Roff là điện trở tại áp trên cả hai thiết bị memristive. 푅 퐹퐹 휆 푅 điểm giới hạn, thỏa mãn = 푒 . Hình 7 là đặc tuyến i-v = 표 . ≈ (6) 푅 표 푡, 푅 푅 + 푅 ℎ𝑖 ℎ ℎ𝑖 ℎ của mô hình này. 표 Trong cổng logic AND, memristor phân cực ngược lại so với các cổng logic OR. Đối với trường hợp các ngõ vào khác nhau, trở kháng của các thiết bị memristive là có giá trị trái ngược với cổng logic OR. Đặc tính này được minh họa trong hình 8(d). Điện áp ngõ ra của cổng logic AND trong trường hợp này là: 푅표푛 표 푡, = . ℎ𝑖 ℎ ≈ 0 (7) 푅표 + 푅 Hình 7: Đặc tuyến i-v mô hình TEAM III. ỨNG DỤNG VTEAM TRONG THIẾT KẾ MẠCH LOGIC A. CỔNG OR/AND. Cả hai cổng logic OR và AND bao gồm hai thiết bị memristive nối tiếp nhưng phân cực ngược lại [9], như thể Hình 8: Sơ đồ và đặc tính của MRL cổng OR/AND hiện trong hình 8(a) và 8(b). Cực ngõ ra là nút chung của các thiết bị memristive, trong khi các tín hiệu trên thiết bị đầu cuối của từng thiết bị memristive là đầu vào của các cổng logic. Do sự phân cực của các thiết bị memristive, trong một cổng logic OR, khi dòng điện chạy vào cổng logic thông qua một ngõ vào trở kháng của thiết bị memristive này giảm. Tương tự, tại cổng logic AND, cực đối diện được sử dụng và sức đề kháng của thiết bị memristive tăng khi dòng chạy qua thiết bị. Ngõ vào của cả hai cổng logic OR và AND tương tự và giống hệt nhau (cả hai ngõ vào là logic 1 hoặc cả hai đều là logic 0). Đối với đầu vào giống nhau, sự sụt giảm điện áp giữa đầu vào là không nên không có dòng điện chạy trong mạch. Do đó điện áp ngõ ra ra sẽ bằng với điện áp ngõ vào Vin =
4. > GVHD TS. VÕ MINH HUÂN LUẬN VĂN TỐT NGHIỆP < 4 (a) nhau. Tương tự như vậy, từ các cổng logic được thiết kế từ memristor, ta cũng có thể tạo ra cổng MRL EXOR. Hình 12 bên dưới là mạch thiết kế cổng EXOR được tạo ra từ 2 MRL AND, 1 MRL OR và 2 invector. (b) (c) Hình 9. Kết quả mô phỏng của cổng OR, AND với (a) là giá Hình 12: Cấu trúc logic của MRL XNOR trị ngõ vào, (b) là giá trị ngõ ra cổng OR và (c) là giá trị ngõ ra Cổng XNOR được tạo ra bằng cách thêm 1 invector nữa tại cổng AND ngõ ra của cổng XOR như hình 13. B. Cổng NOR/NAND Cổng NOR và NAND được thiết kế tương ứng bằng cách kết hợp cổng logic MRL OR và AND với cổng invecter A XNOR B CMOS. Sơ đồ kết nối được thể hiện như trong hình 10 (a) và 10 (b) Hình 13: Cấu trúc logic của MRL XNOR Các giá trị ngõ ra cũng đạt được như bảng giá trị sự thật của cổng logic truyền thống được biểu thị như 14 (a), 14(b) với giá trị ngõ vào như 9(a) theo mô phỏng trên cadence. Hình 10: Sơ đồ và của MRL cổng NOR(a), NAND (b) Các giá trị ngõ ra cũng đạt được như bảng giá trị sự thật của cổng logic NOR/NAND truyền thống được biểu thị như 11 (a) (a), 11(b) với giá trị ngõ vào như 9(a) theo mô phỏng trên cadence. (b) Hình 14: Kết quả mô phỏng cổng XOR (a) và XNOR (b) (a) D. MẠCH CỘNG Mạch cộng half-adder là mạch tổ hợp thực hiện chức năng cộng giá trị hai ngõ vào không tính đến cờ nhớ. Ngõ ra mạch cộng là giá trị tổng và cờ nhớ sinh ra từ kết quả cộng. Từ việc các memristor có thể ứng dụng trong các cổng logic, ta cùng có thể thiết kế mạch cộng half-adder 1 bit sử dụng memristor (b) thông qua một cổng EXOR và một cổng AND như hình 15 Hình 11: Kết quả mô phỏng cổng NOR (a) và NAND (b) C. Cổng XOR/XNOR Bằng cách kết hợp các cổng logic AND và OR cùng với invector ta có thể tạo ra cổng EXOR theo nhiều cách khác
5. > GVHD TS. VÕ MINH HUÂN LUẬN VĂN TỐT NGHIỆP < 5 S Hình 17. Kết quả mô phỏng của mạch cộng full-adder. Các dạng sóng theo thứ tự là ngõ vào A, B, cờ C và ngõ ra S = XOR(A, B, C ), C = A.B + C *XOR(A, B) Cout in out in Từ kết quả thu được ta cũng có thể áp dụng để thiết kế bộ cộng n-bit hay các mạch logic khác như mạch nhân, mạch A B chia, Hình 15: Mạch cộng half-adder 1 bit Mạch cộng full-adder là mạch tổ hợp thực hiện chức năng KẾT LUẬN cộng giá trị hai ngõ vào có tính đến cờ nhớ. Mạch cộng full- Các mô hình memristor có thể được thiết kế trên cadence addr 1 bit cũng thiết kế được dụa trên memristor được thể hiện theo một code Verilog-A, được sử dụng để thiết kế vi mạch vì như hình 16 gồm các cổng logic kết hợp với nhau. nó dễ sử dụng, chứa các tham số toán học, có thể dễ dàng thay đổi, cũng như có thể bổ sung thêm vào. Các mô hình lần lượt ra đời ngày dần hoàn thiện và phù hợp với thực nghiệm hơn. Mô hình VTEAM sử dụng điện áp ngưỡng điều khiển mô tả chính xác đặc tuyến vật lý của memristor và được áp dụng cho S một số mạch bộ nhớ và logic. Mô hình này tích hợp những ưu điểm của mô hình TEAM (tính linh hoạt, tổng quát và chính xác). Memristor Ratioed Logic (MRL) được sử dụng như họ Cout logic sử dụng ít die hơn so với logic CMOS. Sự tương thích của memristor và CMOS được khai thác để tăng mật độ logic. Một thiết kế đơn giản sử dụng CMOS có thẻ tiết kiệm khoảng A B Cin 50% diện tích so với logic CMOS. Họ Memristor Ratioed Hình 16: Mạch cộng full-adder 1 bit Logic mở ra cơ hội cho các cấu trúc mạch hybird, mạch tích Gia trị logic ngõ ra S và cờ C ngõ ra cũng đạt được kết quả hợp CMOS để tăng mật độ logic. Mặc dù hiệu suất logic như mong muốn trên cadence như hình 17. CMOS là thích hợp so với MRL, tuy nhiên nó mở ra khả năng mới là phương pháp kết hợp mở rộng công nghệ CMOS và tăng cường khả năng tính toán cho các mạch tích hợp kỹ thuật số thế hệ tiếp theo. TÀI LIỆU THAM KHẢO [1] L. Chua, “Memristor-The missing circuit element,” IEEE Transactions on Circuit Theory, vol. 18, no. 5, pp.507– 519, 1971. [2] L.O. Chua and S.M. Kang, “Memristive Devices and Systems,” Proceedings of the IEEE, Vol. 64, No. 2, pp. 209-223, February 1976 [3] [4] D. B. Strukov, G.S.Snider, D. R. Stewart, and R. S. Williams, “The missing memristor found,” Nature, vol.453, no. 7191, pp. 80–83, 2008. [5] E. Lehtonen and M. Laiho, "CNN Using Memristors for Neighborhood Connections," Proceedings of the International Workshop on Cellular Nanoscale Networks and their Applications, pp. 1-4, February 2010. [6] M. D. Pickett, D. B. Strukov, J. L. Borghetti, J. J. Yang, G. S.Snider, D. R. Stewart, and R. S. Williams, "Switching Dynamics in Titanium Dioxide Memristive Devices," Journal of Applied Physics, Vol. 106, No. 7, pp. 1-6, October 2009. [7] S. Kvatinsky, E. G. Friedman, A. Kolodny, and U. C. Weiser, “TEAM: ThrEshold Adaptive Memristor
6. > GVHD TS. VÕ MINH HUÂN LUẬN VĂN TỐT NGHIỆP < 6 Model,” IEEE Transactions on Circuits and Systems I: Regular Papers, vol. -, p. -, 2012. [8] Shahar Kvatinsky, Member, IEEE, Misbah Ramadan, Eby G. Friedman, “VTEAM – A General Model for Voltage Controlled Memristors”, IEEE transaction on circuit and system – II: Express briefs, vol. -, p. -, 2014. [9] Shahar Kvatinsky, Student Member, IEEE, Nimrod Wald, Guy Satat, Eby G. Friedman, “MRL - Memristor Ratioed Logic for Hybrid CMOS-Memristor Circuits”, IEEE transaction on nanotechnology, vol. -, p. -, 2013.
7. > GVHD TS. VÕ MINH HUÂN LUẬN VĂN TỐT NGHIỆP < 7 Bảng 1: So sánh các mô hình memristor. Mô hình Tuyến tính Phi tuyến Simmons TEAM VTEAM Biến trạng thái 0≤ w≤ D 0≤ w≤ 1 aoff ≤ x≤ aon xon≤ x≤ xoff won≤ x≤ woff Chiều rộng Chiều rộng Chiều rộng vùng Chiều rộng Chiều rộng vùng vùng pha tạp chất vùng pha tạp chất nguyên chất vùng nguyên chất nguyên chất Kỹ thuật điều Dòng điều Áp điều khiển Dòng điều khiển Dòng điều Áp điều khiển khiển khiển khiển Mối quan hệ Rõ ràng Quan hệ I-V: Chưa rõ ràng Rõ ràng Rõ ràng dòng-áp và suy hao Rõ ràng; trở trở kháng nhớ kháng nhớ: Chưa rõ ràng Phù hợp với định Có Không Không có Có nghĩa memristor Độ chính xác so Không Không Không có Có sánh với memristor thực tế Tồn tại ngưỡng Không Không Thực tế có Có Có thích nghi
8. BÀI BÁO KHOA HỌC THỰC HIỆN CÔNG BỐ THEO QUY CHẾ ĐÀO TẠO THẠC SỸ Bài báo khoa học của học viên có xác nhận và đề xuất cho đăng của Giảng viên hướng dẫn B n ti ng Vi t ©, T NG I H C S PH M K THU T TP. H CHÍ MINH và TÁC GI Bản quếy n táệc ph mRƯ ãỜ cĐ bẠ o hỌ b Ưi Lu tẠ xu t Ỹb n vàẬ Lu t S hỒ u trí tu Vi t Nam. NgẢhiêm c m m i hình th c xu t b n, sao ch p, phát tán n i dung khi c a có s ng ý c a tác gi và ả ng ề i h ẩ pđh đưm ợK thuả tộ TP.ở H ậChí Mấinh.ả ậ ở ữ ệ ệ ấ ọ ứ ấ ả ụ ộ hư ự đồ ủ ả Trườ Đạ ọCcÓ Sư BÀI BạÁO KHỹ OA ậH C T ồT, C N CHUNG TAY B O V TÁC QUY N! ĐỂ Ọ Ố Ầ Ả Ệ Ề Th c hi n theo MTCL & KHTHMTCL h c 2017-2018 c a T vi n ng i h c S ph m K thu t Tp. H Chí Minh. ự ệ Năm ọ ủ hư ệ Trườ Đạ ọ ư ạ ỹ ậ ồ