Đồ án Xây dựng thuật toán tối ý diện tích và công suất chuyển mạch tiêu thụ cho vi mạch số (Phần 1)

Nội dung text: Đồ án Xây dựng thuật toán tối ý diện tích và công suất chuyển mạch tiêu thụ cho vi mạch số (Phần 1)

1. BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP.HCM KHOA ĐIỆN-ĐIỆN TỬ ĐỒ ÁN TỐT NGHIỆP NGÀNH CÔNG NGHỆ ĐIỆN TỬ VIỄN THÔNG XÂY DỰNG THUẬT TOÁN TỐI ÝU DIỆN TÍCH VÀ CÔNG SUẤT CHUYỂN MẠCH TIÊU THỤ CHO VI MẠCH SỐ GVHD : TS. VÕ MINH HUÂN SVTH : NGUYỄN VĂN TIẾN MSSV : 10117067 S K L 0 0 3 3 1 1 Tp. Hồ Chí Minh, tháng 07/2014
2. BỘ GIÁO DỤC & ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP. HCM KHOA ĐIỆN - ĐIỆN TỬ BỘ MÔN ĐIỆN TỬ - VIỄN THÔNG ĐỒ ÁN TỐT NGHIỆP NGÀNH: CÔNG NGHỆ ĐIỆN TỬ VIỄN THÔNG ĐỀ TÀI: XÂY DỰNG THUẬT TOÁN TỐI ƯU DIỆN TÍCH VÀ CÔNG SUẤT CHUYỂN MẠCH TIÊU THỤ CHO VI MẠCH SỐ GVHD : TS. VÕ MINH HUÂN SVTH : NGUYỄN VĂN TIẾN 10117067 TP. HỒ CHÍ MINH – 7/2014
3. ĐỒ ÁN TỐT NGHIỆP i LỜI CẢM ƠN Để hoàn thành Đồ Án Tốt Nghiệp này, trước hết, người thực hiện đồ án xin gởi lời cảm ơn chân thành nhất đến thầy hướng dẫn – thầy Võ Minh Huân, là người đã tận tâm, tận tụy, hết lòng chỉ bảo cho người thực hiện hoàn thành đồ án của mình một cách tốt nhất. Người thực hiện đồ án cũng xin cảm ơn các thầy cô trong Khoa Điện – Điện tử, đặc biệt là các thầy cô trong bộ môn Điện tử Viễn thông đã truyền đạt những kiến thức nền tảng và chuyên ngành để người thực hiện đồ án có những bước đệm kiến thức vững chắc để hoàn thành đồ án tốt nghiệp đúng thời hạn. Người thực hiện đồ án xin cảm ơn gia đình, các anh chị em đã cổ vũ, ủng hộ về vật chất lẫn tinh thần để người thực hiện đồ án thêm phần vững bước hoàn thành đồ án của mình. Ngoài ra, người thực hiện đồ án không quên cảm ơn tập thể lớp 101170 cùng với các anh chị, các bạn, các em trong khoa, trong trường đã giúp đỡ, động viên một cách nhiệt tình và hết mình, tiếp thêm sức mạnh và niềm tin cho người thực hiện trong suốt quá trình thực hiện đồ án. Một lần nữa, người thực hiện đồ án xin chân thành cảm ơn! Tp. Hồ Chí Minh, ngày 28 tháng 7 năm 2014 Người thực hiện đồ án Nguyễn Văn Tiến LỜI CẢM ƠN
4. ĐỒ ÁN TỐT NGHIỆP ii MỤC LỤC LỜI CẢM ƠN i MỤC LỤC ii LIỆT KÊ HÌNH v LIỆT KÊ BẢNG vii TÓM TẮT viii CHƯƠNG 1: GIỚI THIỆU 1 1.1. Giới thiệu về tình hình nghiên cứu hiện nay 1 1.2. Mục tiêu đề tài 1 1.3. Đối tượng và phạm vi nghiên cứu 1 1.4. Giới hạn đề tài 1 1.5. Bố cục của Đồ án 1 CHƯƠNG 2: CƠ SỞ LÝ THUYẾT 3 2.1. Tổng quan về CMOS 3 2.1.1. Vi mạch họ CMOS 3 2.1.2. Cấu tạo CMOS 4 2.1.3. Đặc tính kỹ thuật CMOS 6 2.2. Khái niệm cơ bản của công suất chuyển mạch tiêu thụ 6 2.2.1 Tiêu thụ công suất liên quan đến sạc tụ điện 8 2.2.2. Các khái niệm cơ bản của mô hình hóa công suất 10 2.2.2.1. Kỹ thuật miền thời gian (Time-Domain Techniques) 10 2.2.2.2. Kỹ thuật xác suất 11 2.3. Tối ưu diện tích và công suất chuyển mạch tiêu thụ 12 2.3.1. Sự tiêu tán công suất trong CMOS 12 2.3.2. Tính toán xác suất tín hiệu 13 2.3.2.1. Xác suất cho cổng logic 13 2.3.2.2. Tính toán 15 MỤC LỤC
5. ĐỒ ÁN TỐT NGHIỆP iii 2.3.3. Tối ưu diện tích và công suất tiêu tán 17 2.3.3.1 Biểu thức chung và tiết kiệm công suất 17 2.3.3.2. Một số khái niệm liên quan 18 2.3.3.2.1. Cube-free 18 2.3.3.2.2. Literial 18 2.3.3.2.3. Kernel 18 2.3.3.2.4. Primary divisors 19 2.3.3.2.5. Co-kernel 19 2.3.3.3. Phương pháp tối ưu 19 2.4. Các thuật toán tổng hợp mạch logic 27 2.4.1. Factoring 27 2.4.2. Decomposition 27 2.4.3. Extraction 28 2.4.4. Substitution 28 2.4.5. Collapsing 29 CHƯƠNG 3: MÔ TẢ THUẬT TOÁN EXTRACTION 30 3.1. Thuật toán 30 3.1.1. Mô tả thuật toán 30 3.1.2. Sơ đồ khối mô tả các bước thực hiện thuật toán 31 3.2. Kết quả mô phỏng 32 CHƯƠNG 4: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 37 4.1. Kết Luận 37 4.1.1. Những vấn đề nghiên cứu trong đề tài 37 4.1.2. Kết quả đạt được 37 4.1.3. Hạn chế của đề tài 37 4.2. Hướng phát triển 37 PHỤ LỤC 38 Tài liệu tham khảo 38 MỤC LỤC
6. ĐỒ ÁN TỐT NGHIỆP iv Mã chương trình: 39 MỤC LỤC
7. ĐỒ ÁN TỐT NGHIỆP v LIỆT KÊ HÌNH Hình 2.1: Cấu tạo của một cổng NOT loại NMOS cơ bản 4 Hình 2.2: Cấu tạo cổng NOT loại CMOS 5 Hình 2.3: Cấu tạo cổng NOR và NAND 6 Hình 2.4: Minh họa dòng rò của một FET 8 Hình 2.5: Dòng chuyển mạch do hai FETs bổ trợ ở vào cùng một trạng thái 8 Hình 2.6: Dòng sạc tụ ở tải 9 Hình 2.7: Mô hình tương đương cho chuyển mạch của một transistor 9 Hình 2.8: Mô tả một hệ thống CMOS cho hàm Boolean 10 Hình 2.9: Mô tả tín hiệu miền thời gian của các tín hiệu mạch CMOS 11 Hình 2.10: Mô tả xác suất tín hiệu đo được liên quan đến dữ liệu tín hiệu miền thời gian thay đổi 12 Hình 2.11: Hình mô tả hoạt động tín hiệu liên quan đến dữ liệu tín hiệu miền thời gian thay đổi 12 Hình 2.12: Mạch thực tế: G = A(B V C) V BC 15 Hình 2.13: Sơ đồ mạch y = x1 Λ (x2 V x3) V x2 Λ x3 17 Hình 2.14: Nhóm một biểu thức chung 18 Hình 2.15: Hình mô tả thuật toán Factoring 21 Hình 2.16: Hình mô tả thuật toán Decomposition 22 Hình 2.17: Hình mô tả thuật toán Extraction 22 Hình 2.18: Hình mô tả thuật toán Substitution 23 Hình 2.19: Mạch chưa tối ưu 24 Hình 2.20: Mạch hàm F1 25 Hình 2.21: Mạch hàm F2 26 Hình 2.22: Mạch tối ưu diện tích 27 Hình 2.23: Các thành phần của mạch đã được tối ưu diện tích 28 Hình 2.24: Mạch tối ưu công suất 29 Hình 2.25: Các thành phần của mạch đã được tối ưu công suất 30 Hình 3.1: Sơ đồ khối thuật toán extraction 32 LIỆT KÊ HÌNH
8. ĐỒ ÁN TỐT NGHIỆP vi Hình 3.2: Kết quả mô phỏng ví dụ 1 33 Hình 3.3: Kết quả mô phỏng ví dụ 2 34 Hình 3.4: Mạch tách kênh từ 1 sang 4 34 Hình 3.5: Cấu trúc mạch tách kênh từ 1 sang 4 35 Hình 3.6: Kết quả mô phỏng mạch tách kênh từ 1 sang 4 36 LIỆT KÊ HÌNH
9. ĐỒ ÁN TỐT NGHIỆP vii LIỆT KÊ BẢNG Bảng 2.1. Xác suất tín hiệu và mật độ chuyển tiếp 17 Bảng 3.1. Bảng giá trị từ 3 hàm 31 LIỆT KÊ BẢNG
10. ĐỒ ÁN TỐT NGHIỆP viii TÓM TẮT Ngày nay, công nghệ chế tạo vi mạch ngày một phát triển. Các IC không chỉ được chế tạo ngày một nhỏ hơn, thông minh hơn mà công suất cũng không ngừng được tối ưu. Việc này không hề đơn giản và đòi hỏi sự nghiên cứu, tính toán để tạo ra các thuật toán giải quyết vấn đề này. Trong bài báo cáo này, chúng ta sẽ tìm hiểu các thuật toán được áp dụng để tối ưu công suất và diện tích đang được thực hiện trong thiết kế vi mạch. Các khái niệm và cách tính toán công suất đối với một số mạch logic đơn giản. Các công thức tính toán công suất, xác suất tín hiệu, mật độ chuyển mạch. Khái quát về 5 thuật toán biến đổi logic đa mức: Factoring, Decomposition, Extraction, Substitution, Collapsing. Cụ thể bài báo cáo dùng ngôn ngữ C để mô tả thuật toán Extraction. TÓM TẮT
11. ĐỒ ÁN TỐT NGHIỆP 1 CHƯƠNG 1: GIỚI THIỆU 1.1. Giới thiệu về tình hình nghiên cứu hiện nay Hiện nay, công nghệ vi mạch là một trong những ngành đặc biệt được chú trọng, đứng số 1 trong danh mục công nghệ cao được ưu tiên đầu tư phát triển. Đã có trung tâm nghiên cứu đào tạo nghiên cứu thiết kế vi mạch được giao nhiêm vụ thiết kế và chế tạo chip đáp ứng nhu cầu trong nước trong nhiều lĩnh vực, ví dụ như máy giặt, điện thoại di động đều có gắn chip bên trong. Điều đó cho thấy tầm quan trọng của ngành công nghệ vi mạch trong sự phát triển của Việt Nam hiện nay. Về tình hình nghiên cứu hiện nay, do sự phát triển của công nghệ bán dẫn, số cổng có thể có của một chip tăng lên đáng kể. Vì vậy, việc giảm thiểu công suất cho CMOS là cực kì quan trọng cho các thiết bị hoạt động bằng pin, nó sẽ tăng thời gian sử dụng sản phẩm. Do vậy, việc tối ưu một một mạch logic để tiết kiệm công suất và diện tích là quan trọng, nó ảnh hưởng đến việc giảm giá thành sản xuất cho một sản phẩm. Từ những điều trên cho thấy rằng: cần tìm hiểu và xây dựng thuật toán để tối ưu về công suất tiêu tán cũng như diện tích trong một mạch logic, để phù hợp với nền công nghệ vi mạch đang phát triển như hiện nay. 1.2. Mục tiêu đề tài Đề tài sẽ tìm hiểu lý thuyết, các khái niệm, công thức, thông số cơ bản trong tính toán công suất. Mô tả được thuật toán tối ưu công suất và đưa ra một con số cụ thể cho một mạch. 1.3. Đối tượng và phạm vi nghiên cứu Tính toán và tối ưu diện tích, công suất trong một mạch logic nhiều mức bằng cách áp dụng thuật toán Extraction. 1.4. Giới hạn đề tài Đề tài chỉ dừng lại ở việc sử dụng một thuật toán Extraction để tính toán công suất, còn nhiều thuật toán chưa lập trình được. Do vậy chưa tính toán cụ thể cho một mạch bất kì. 1.5. Bố cục của Đồ án Chương 1: Giới thiệu tổng quan về đề tài. Chương 1: GIỚI THIỆU
12. ĐỒ ÁN TỐT NGHIỆP 2 Chương 2: Cơ sở lý thuyết Trong chương này mô tả các thuật toán và cách tính toán công suất, các khái niệm, thông số cơ bản trong mạch logic. Chương 3: Mô tả thuật toán Extraction Trong chương này mô tả thuật toán, dùng ngôn ngữ C để tính toán số Literial (số biến ngõ vào) tiết kiệm được khi áp dụng thuật toán này. Chương 4: Kết quả nghiên cứu và hướng phát triển. Chương 1: GIỚI THIỆU
13. ĐỒ ÁN TỐT NGHIỆP 3 CHƯƠNG 2: CƠ SỞ LÝ THUYẾT 2.1. Tổng quan về CMOS 2.1.1. Vi mạch họ CMOS Công nghệ MOS (Metal Oxide Semiconductor-kim loại oxit bán dẫn) có tên gọi xuất xứ từ cấu trúc MOS cơ bản của một điện cực nằm trên lớp oxit cách nhiệt, dưới lớp oxit là đế bán dẫn. Transistor trong công nghệ MOS là transistor hiệu ứng trường, gọi là MOSFET (metal oxide silicon field effect transistor). Có nghĩa điện trường ở phía điện cực kim loại của lớp oxit cách nhiệt có ảnh hưởng đến điện trở của đế. Phần nhiều IC số MOS được thiết kế hết bằng MOSFET, không cần đến linh kiện nào khác. Ưu điểm chính của MOSFET là dễ chế tạo, phí tổn thấp, cỡ nhỏ, tiêu hao rất ít điện năng. Thêm vào đó, thiết bị MOS chiếm ít chỗ trên chip hơn so với BJT, thông thường, mỗi MOSFET chỉ cần 1 mi li vuông diện tích chip, trong khi BJT đòi hỏi khoảng 50 mi li vuông. Quan trọng hơn, IC số MOS thường không dùng các thành phần điện trở trong IC, vốn chiếm quá nhiều diện tích chip trong IC lưỡng cực. Những lý lẽ trên khẳng định rằng các IC MOS có thể dung nạp nhiều phần tử mạch trên một chip đơn hơn so với IC lưỡng cực. Bằng chứng là ta sẽ thấy MOS dùng nhiều trong vi mạch tích hợp cỡ LSI, VLSI hơn hẳn TTL. Mật độ đóng gói cao của IC MOS làm chúng đặc biệt thích hợp cho các IC phức tạp, như chip vi xử lí và chip nhớ. Do vậy, thiết bị MOS đặc biệt là CMOS đã đã được sử dụng khá rộng rãi trong mạch MSI mặc dù tốc độ có thua các IC TTL cao cấp và dễ bị hư hại do bị tĩnh điện. Mạch số dùng MOSFET được chia thành 3 nhóm là: - PMOS dùng MOSFET kênh P - NMOS dùng MOSFET kênh N tăng cường - CMOS (MOS bù) dùng cả 2 thiết bị kênh P và kênh N Các IC số PMOS và NMOS có mật độ đóng gói lớn hơn (nhiều transistor trong một chip hơn) và do đó kinh tế hơn CMOS. NMOS có mật độ đóng gói gần gấp đôi PMOS. Ngoài ra, NMOS cũng nhanh gần gấp 2 lần PMOS, nhờ dữ kiện các điện tử tự do là những hạt tải dòng trong NMOS, còn các lỗ trống (điện tích dương chuyển động chậm hơn) là hạt tải dòng cho PMOS. CMOS rắc rối nhất và có mật độ đóng gói thấp nhất trong Chương 2: CƠ SỞ LÝ THUYẾT
14. ĐỒ ÁN TỐT NGHIỆP 4 các họ MOS, nhưng nó có điểm mạnh là tốc độ cao hơn và công suất tiêu hao thấp hơn. IC NMOS và CMOS được dùng rộng rãi trong lĩnh vực kĩ thuật số, nhưng IC PMOS không còn góp mặt trong các thiết kế mới nữa. Tuy nhiên MOSFET kênh P vẫn rất quan trọng bởi vì chúng được dùng trong mạch CMOS. Trước khi đi vào công nghệ CMOS ta hãy tìm hiểu qua về NMOS. Cũng cần phải biết rằng PMOS tương ứng cũng giống hệt NMOS, chỉ khác ở chiều điện áp. Hình 2.1: Cấu tạo của một cổng NOT loại NMOS cơ bản Cổng NOT được xem là mạch cơ bản nhất của công nghệ MOS. Nếu ta thêm Q3 mắc nối tiếp và giống với Q2 thì sẽ được cổng NAND. Nếu ta mắc Q3 song song và giống với Q2 thì sẽ được cổng NOR. Cổng AND và cổng OR được tạo ra bằng cách thêm cổng NOT ở ngõ ra của cổng NAND và cổng NOR vừa được tạo ra. Như đã nói ở trước, NMOS không phải để tạo ra các cổng mà thường dùng để xây dựng mạch tổ hợp, mạch tuần tự quy mô thường cỡ MSI trở lên, nhưng tất cả những mạch đó về cơ bản vẫn chỉ là tổ hợp của các mạch cổng logic được kể ra ở đây. 2.1.2. Cấu tạo CMOS CMOS (Complementary MOS) có cấu tạo kết hợp cả PMOS và NMOS trong cùng một mạch nhờ đó tận dụng được các thế mạnh của cả 2 loại, nói chung là nhanh hơn đồng thời mất mát năng lượng còn thấp hơn khi dùng rời từng loại một. Cấu tạo cơ bản nhất của CMOS cũng là một cồng NOT gồm một transistor NMOS và một transistor PMOS như hình 2.2. Chương 2: CƠ SỞ LÝ THUYẾT
15. ĐỒ ÁN TỐT NGHIỆP 5 Hình 2.2: Cấu tạo cổng NOT loại CMOS Khi ngõ vào (nối chung cực cổng 2 transistor) ở cao thì chỉ có Q1 dẫn mạnh do đó áp ra lấy từ điểm chung của 2 cực máng của 2 transistor sẽ xấp xỉ 0V nên ngõ ra ở thấp. Khi ngõ vào ở thấp Q1 sẽ ngắt còn Q2 dẫn mạnh, áp ra xấp xỉ nguồn, tức ngõ ra ở mức cao. Để ý là khác với cổng NOT của NMOS, ở đây 2 transistor không dẫn cùng một lúc nên không có dòng điện từ nguồn đổ qua 2 transistor xuống mass nhờ đó công suất tiêu tán gần như bằng 0. Tuy nhiên khi 2 transistor đang chuyển mạch và khi có tải thì sẽ có dòng điện chảy qua một hay cả 2 transistor nên khi này công suất tiêu tán lại tăng lên. Trên nguyên tắc cổng đảo, cũng giống như trước bằng cách mắc song song hay nối tiếp thêm transistor ta có thể thực hiện được các cổng logic khác. Chẳng hạn mắc chồng 2 NMOS và mắc song song 2 PMOS ta được cổng NAND. Còn khi mắc chồng 2 PMOS và mắc song song 2 NMOS ta được cổng NOR. Hình 2.3: Cấu tạo cổng NOR và NAND Chương 2: CƠ SỞ LÝ THUYẾT
16. ĐỒ ÁN TỐT NGHIỆP 6 2.1.3. Đặc tính kỹ thuật CMOS Công suất tiêu tán Khi mạch CMOS ở trạng thái tĩnh (không chuyển mạch) thì công suất tiêu tán PD của mạch rất nhỏ. Có thể thấy điều này khi phân tích mạch mạch cổng NAND hay NOR ở trước. Tuy nhiên công suất tiêu tán sẽ gia tăng đáng kể khi cổng CMOS phải chuyển mạch nhanh. Tốc độ chuyển mạch (tần số chuyển mạch) Cũng giống như các mạch TTL, mạch CMOS cũng phải có trì hoãn truyền để thực hiện chuyển mạch. Nếu trì hoãn này làm tPH bằng nửa chu kì tín hiệu vào thì dạng song vuông sẽ trở thành xung tam giác khiến mạch có thể mất tác dụng logic. Tuy nhiên tốc độ chuyển mạch của CMOS thì nhanh hơn hẳn loại TTL do điện trở đầu ra thấp ở mỗi trạng thái. Tốc độ chuyển mạch sẽ tăng lên khi tăng nguồn nhưng điều này cũng sẽ làm tăng công suất tiêu tán, ngoài ra nó cũng còn ảnh hưởng bởi tải điện dung. Giới hạn tốc độ chuyển mạch cho phép làm nên tần số chuyển mạch tối đa được tính dựa trên tPH. 2.2. Khái niệm cơ bản của công suất chuyển mạch tiêu thụ Trong một mạch CMOS với dòng rò không đáng kể thì công suất chuyển mạch tiêu thụ xảy ra khi có sự chuyển mạch từ mức logic ‘1’ xuống ‘0’ hoặc từ ‘0’ lên ‘1’ tại đầu ra của một cổng, hoạt động của một mạch có liên quan đến số trung bình chuyển mạch tại bất kì nút nào trong mạch. Vấn đề là xác định khi nào và như thế nào quá trình chuyển mạch xảy ra tại một nút trong mạch cực kì khó khăn, bởi vì nó phụ thuộc vào các ngõ vào và tần suất chúng xuất hiện. Vì vậy, phương pháp xác suất được dùng đến. Với phương pháp này việc ước lượng công suất tiêu tán đơn giản hơn. Ngoài ra, xem xét tác động của việc giảm thiểu hoạt động tại nút mạch và ảnh hưởng của nó trên công suất tiêu tán của CMOS, hoạt động mạch có liên quan đến xác suất tín hiệu đầu vào và quá trình chuyển đổi tín hiệu. Với một mạch đặc biệt có thể được tối ưu tổng hợp những cách khác nhau, phù hợp cho các ứng dụng khác nhau. Trong quá trình tổng hợp nhằm mục tiêu đến giảm diện tích, việc giảm hoạt động mạch tại các nút nội bộ của các mạch đi kèm với việc giảm diện tích, quá trình tối ưu lặp đi lặp lại và trong mỗi lần lặp, biểu thức nhỏ tốt nhất trong Chương 2: CƠ SỞ LÝ THUYẾT
17. ĐỒ ÁN TỐT NGHIỆP 7 số tất cả các biểu thức nhỏ chung được chọn. Hàm mục tiêu được dựa trên cả tối ưu diện tích và tối ưu công suất. Để dự đoán công suất chuyển mạch tiêu thụ trong một thiết bị CMOS, ta cần xem xét ba loại dòng sau: • Dòng rò • Dòng chuyển đổi • Dòng sạc tụ ở tải Dòng rò có liên quan đến khuyết điểm của transistor hiệu ứng trường (FET) được sử dụng trong các thiết bị CMOS. Đây là loại dòng điện trong công nghệ CMOS rất nhỏ và thường bị bỏ qua khi đánh giá tiêu thụ công suất. Hình 2.4: Minh họa dòng rò của một FET Dòng chuyển đổi trong các cổng CMOS được gây ra do việc ngắn mạch, có thể xảy ra khi trạng thái của các cổng thay đổi từ dẫn sang ngắt hay ngắt sang dẫn. Dòng ngắn mạch này xảy ra khi các MOSFET dẫn trong một khoảng thời gian ngắn. Tổn thất điện năng do chuyển đổi tạm thời này là phụ thuộc vào tần số chuyển mạch của cổng. Chương 2: CƠ SỞ LÝ THUYẾT
18. ĐỒ ÁN TỐT NGHIỆP 8 Hình 2.5: Dòng chuyển mạch do hai FETs bổ trợ ở vào cùng một trạng thái Dòng sạc tụ ở tải đây là dòng được dùng để sạc tụ điện mà tụ này được liên kết với một cổng của transistor, và xảy ra khi trạng thái của một cổng thay đổi. Hình 2.6: Dòng sạc tụ ở tải Đây là loại dòng chiếm nhiều công suất nhất trong các thiết bị CMOS, và là thành phần duy nhất của công suất tiêu thụ được xem xét trong việc tiêu thụ công suất. 2.2.1 Tiêu thụ công suất liên quan đến sạc tụ điện Hai giả định về CMOS phải được thực hiện bắt nguồn từ việc tiêu thụ công suất liên quan đến sự nạp cho tụ. Trước tiên, có một trở kháng khác không trong việc kết nối điện từ cổng của mỗi transistor. Thứ hai, tốc độ chuyển mạch của các transistor phải có đủ chậm cho tụ điện nạp hoặc xả hoàn toàn. Chương 2: CƠ SỞ LÝ THUYẾT
19. ĐỒ ÁN TỐT NGHIỆP 9 Hình 2.7: Mô hình tương đương cho chuyển mạch của một transistor Hình 2.7 cho thấy một mô hình tương đương cho chuyển mạch của một transistor. Điện áp nguồn V, điện trở trong việc kết nối đến cổng là R, và điện dung của cổng là C. Công thức điện áp tại tụ C và điện trở R là: (2.1) (2.2) Công suất tiêu tán tại R được tính như sau: (2.3) Cho τ đại điện cho thời gian chuyển mạch từ điện áp V về 0.Công suất trung bình tiêu tán qua transistor là: (2.4) Giả định rằng τ ≥ 4RC: - (2.5) - Tuy nhiên, công suất tiêu tán khi các transistor thay đổi trạng thái, chỉ phụ thuộc vào dung lượng tụ C liên quan đến cổng, (nó độc lập với giá trị R). Nếu giá trị của τ là giảm, cho thấy rằng các transistor đang thay đổi trạng thái thường xuyên hơn, và công suất tiêu thụ sẽ tăng lên. Chương 2: CƠ SỞ LÝ THUYẾT
20. ĐỒ ÁN TỐT NGHIỆP 10 Điều này cho thấy một mạch CMOS chạy càng nhanh, càng tiêu tốn nhiều công suất liên quan đến hoạt động mạch. 2.2.2. Các khái niệm cơ bản của mô hình hóa công suất 2.2.2.1. Kỹ thuật miền thời gian (Time-Domain Techniques) Nguồn tiêu thụ công suất chính trong các IC CMOS là dòng để nạp năng lượng cho tụ và kết hợp với việc chuyển đổi trạng thái của các transistor. Đại diện trong miền thời gian của các tín hiệu sẽ dùng để dự đoán việc tiêu thụ công suất. Điều này đòi hỏi sự mô phỏng các tín hiệu dữ liệu trên miền thời gian trong suốt quá trình. Hình 2.8: Mô tả một hệ thống CMOS cho hàm Boolean Hình 2.9: Mô tả tín hiệu miền thời gian của các tín hiệu mạch CMOS Công suất trung bình được tính cho mỗi cổng g dựa trên số lần chuyển mạch (Ng) trong khoảng thời gian T. Công suất tiêu thụ trung bình bởi các cổng g được cho bởi : 1 CV 2 N (2.6) 2T g Công suất trung bình tiêu thụ bởi tất cả các cổng trong một thiết bị được cho bởi: 1 N P CV 2 g (2.7) avg 2  T g all_ gates Chương 2: CƠ SỞ LÝ THUYẾT
21. ĐỒ ÁN TỐT NGHIỆP 11 Hoạt động của các tín hiệu ở các cổng g còn liên quan tới tần số của cổng (f), được N g đưa ra bởi T và sẽ được ký hiệu là Ag. f Giá trị Ag được trung bình giữa 0 và 1. Một giá trị Ag là 0,25 cho thấy khả năng đáp ứng của một tín hiệu là mỗi một phần tư chu kỳ và chỉ ra rằng quá trình chuyển đổi tín hiệu tại mỗi chu kỳ đồng hồ. Tính Ag là đơn giản khi các tín hiệu trong miền thời gian được đưa tới mỗi cổng g được biết trước. Vấn đề là việc xác định chính xác các tín hiệu miền thời gian để tính toán về số lượng các tín hiệu hiện tại trong một thiết kế thực tế. 2.2.2.2. Kỹ thuật xác suất Kỹ thuật lấy xác suất đã được sử dụng để có được kết quả chấp nhận được trong một giá trị hợp lý về thời gian tính toán. Ý tưởng cơ bản đằng sau phương pháp này là để lấy thông tin miền xác suất từ ngõ vào miền thời gian. Hai tham số xác suất: • Xác suất tín hiệu p(s) • Hoạt động tín hiệu A(s) Xác suất tín hiệu, ký hiệu là p(s) cho tín hiệu s, đại diện cho tỷ lệ phần trăm thời gian của tín hiệu có giá trị logic bằng ‘1’. Trong khi các hoạt động tín hiệu, ký hiệu là A(s) cho tín hiệu s, là một phần hoạt động của tín hiệu được chia bởi tần số xung clock. Hoạt động của một tín hiệu đề cập đến số lần các tín hiệu thay đổi trạng thái từ on-to-off và off-to-on trong thời gian hoạt động. Hình 2.10: Mô tả xác suất tín hiệu đo được liên quan đến dữ liệu tín hiệu miền thời gian thay đổi Chương 2: CƠ SỞ LÝ THUYẾT