Đồ án Điều khiển tối ƣu hóa công suất tiêu thụ và thời gian hoạt động sử dụng kỹ thuật Dynamic Frequency Scaling cho các ứng dụng dùng Pin trên FPGA (Phần 1)

Nội dung text: Đồ án Điều khiển tối ƣu hóa công suất tiêu thụ và thời gian hoạt động sử dụng kỹ thuật Dynamic Frequency Scaling cho các ứng dụng dùng Pin trên FPGA (Phần 1)

1. BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP.HCM KHOA ĐÀO TẠO CHẤT LƯỢNG CAO ĐỒ ÁN TỐT NGHIỆP NGÀNH CÔNG NGHỆ KỸ THUẬT MÁY TÍNH ĐIỀU KHIỂN TỐI ƯU HÓA CÔNG SUẤT TIÊU THỤ VÀ THỜI GIAN HOẠT ĐỘNG SỬ DỤNG KỸ THUẬT DYNAMIC FREQUENCY SCALING CHO CÁC ỨNG DỤNG DÙNG PIN TRÊN FPGA GVHD: TS. VÕ MINH HUÂN SVTH: NGUYỄN VĂN NHỰT MSSV: 11119074 S K L 0 0 4 2 6 6 Tp. Hồ Chí Minh, tháng 1/2016
2. TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH KHOA ĐÀO TẠO CHẤT LƯỢNG CAO ĐỒ ÁN TỐT NGHIỆP ĐIỀU KHIỂN TỐI ƯU HÓA CÔNG SUẤT TIÊU THỤ VÀ THỜI GIAN HOẠT ĐỘNG SỬ DỤNG KỸ THUẬT DYNAMIC FREQUENCY SCALING CHO CÁC ỨNG DỤNG DÙNG PIN TRÊN FPGA SVTH : NGUYỄN VĂN NHỰT MSSV: 11119074 Khóa : 2011 – 2015 Ngành : Công nghệ kỹ thuật máy tính GVHD: TS. VÕ MINH HUÂN Tp. Hồ Chí Minh, tháng 01 năm 2016
3. LỜI CẢM ƠN Lời đầu tiên, ngƣời sinh viên thực hiện đề tài xin đƣợc phép chân thành gửi lời cảm ơn đến thầy Võ Minh Huân, giáo viên hƣớng dẫn đề tài đã định hƣớng và trao đổi những kinh nghiệm quý báu để ngƣời thực hiện đề tài hoàn thành những nội dung trong đề tài một cách hoàn chỉnh nhất, cũng nhƣ tạo những điều kiện thuận lợi nhất từ cơ sở vật chất, không gian nghiên cứu và những góp ý quý báu cho ngƣời thực hiện để ngƣời thực hiện đề tài có thể thực hiện và hoàn thành tốt đề tài này. Ngƣời thực hiện đề tài cũng xin trân trọng cảm ơn các thầy(cô) trong trƣờng Đại Học Sƣ Phạm Kỹ Thuật TP HCM nói chung và thầy(cô) khoa Điện – Điện Tử nói riêng đã tận tình truyền đạt những kiến thức nền tảng để từ đó ngƣời thực hiện đề tài có các kỹ năng cơ bản để phát triển, hoàn thành đề tài nghiên cứu cho riêng mình. Cũng xin gửi lời cảm ơn đến gia đình, các bạn sinh viên trong lớp đã trao đổi, góp ý tạo điều kiện thuận lợi về mặt vật chất và tinh thần để sinh viên thực hiện đề tài hoàn thành một cách tốt đẹp và đúng thời gian. Mặc dù đã có nhiều cố gắng và nỗ lực thực hiện, nhƣng do kiến thức cũng nhƣ khả năng bản thân còn nhiều hạn chế nên trong quá trình thực hiện đề tài không thể tránh khỏi những sai phạm, thiếu sót Rất mong nhận đƣợc sự góp ý, chỉ dẫn từ hội đồng bảo vệ, quý thầy cô và các bạn sinh viên. Giáo viên hƣớng dẫn Ngƣời thực hiện đề tài TS.Võ Minh Huân Nguyễn Văn Nhựt v
4. MỤC LỤC LỜI CẢM ƠN v DANH TỪ CÁC TỪ VIẾT TẮT ix DANH MỤC BẢNG x DANH MỤC HÌNH x DANH MỤC CÔNG THỨC xii CHƢƠNG 1 TỔNG QUAN 1 1.1 Tình hình nguyên cứu hiện nay 1 1.2 Tính cấp thiết của đề tài 1 1.3 Mục tiêu nghiên cứu 1 1.4 Nhiệm vụ nghiên cứu 2 1.5 Đối tƣợng và phạm vi nghiên cứu 2 1.6 Phƣơng pháp nghiên cứu 2 CHƢƠNG 2 CÔNG SUẤT TIÊU THỤ 3 2.1 Giới thiệu 3 2.1.1 Các định nghĩa 4 2.1.2 Các ví dụ 4 2.1.3 Những nguồn của sự tiêu tán công suất: 7 2.2 Công suất động: 9 2.2.1 Hệ số hoạt động 10 2.2.2 Điện dung 13 2.2.3 Điện áp 17 2.2.4 Tần số 22 2.2.5 Dòng ngắn mạch 22 2.2.6 Các mạch cộng hƣởng 23 CHƢƠNG 3 KIT FPGA SPARTAN-3E VÀ NGÔN NGỮ VERILOG 25 vi
5. 3.1 Tổng quan về FPGA 25 3.1.1 Khái niệm cơ bản và cấu trúc FPGA 26 3.1.2 Vi mạch FPGA đƣợc cấu thành từ các bộ phận 27 3.2 Kit Spartan-3E và môi trƣờng lập trình ISE 14.2 28 3.2.1 Kit Spartan-3E 28 3.2.2 Môi trƣờng lập trình ISE 14.2 32 3.3 Ngôn Ngữ Verilog 37 3.3.1 Quá trình phát triển Verilog 37 3.3.2 Những đặc tính Verilog 38 3.3.3 Quy ƣớc về từ khóa 39 3.3.4 Loại dữ liệu trong Verilog 44 3.3.5 Khai báo dữ liệu 45 3.3.6 Khai báo net 47 3.3.7 Khai báo Reg 49 3.3.8 Khai báo Port 50 3.3.9 Khai báo mảng và phần tử nhớ một và hai chiều 51 3.3.10 Khai báo số nguyên, thời gian, số thực, và thời gian thực 52 3.3.11 Khai báo tham số 54 CHƢƠNG 4 THIẾT KẾ HỆ THỐNG 55 4.1 Sơ đồ khối hệ thống 55 4.1.1 Yêu cầu hệ thống 55 4.1.2 Sơ đồ khối và chức năng của hệ thống 56 4.1.3 Hoạt động của hệ thống 57 4.2 Thiết kế và tính toán hệ thống 57 4.2.1 Khối nguồn 57 4.2.2 Khối measurement 58 4.2.3 Khối ADC 61 4.2.4 Computer 62 vii
6. 4.2.5 FPGA 66 4.2.6 Chƣơng trình ứng dụng 69 CHƢƠNG 5 KẾT QUẢ VÀ NHẬN XÉT 73 5.1 Kết quả 73 5.1.1 Phần cứng 73 5.1.2 Phần mềm 74 5.2 Kết quả thực nghiệm 74 CHƢƠNG 6 KẾT LUẬN VÀ HƢỚNG PHÁT TRIỂN 76 6.1 Kết luận 76 6.2 Đánh giá 76 6.2.1 Ƣu điểm 76 6.2.2 Khuyết điểm 76 6.3 Hƣớng ứng dụng và phát triển 77 TÀI LIỆU THAM KHẢO 78 viii
7. DANH TỪ CÁC TỪ VIẾT TẮT Chữ cái viết tắt Cụm từ giải thích ADC Analog Digital Convert PIC Programmable Intelligent Computer FPGA Field programmable Gate Array UART Universal Asynchronous Receiver Transmitter GND Ground VDD Positive Supply Voltage W Walts RS232 Standard for serial communication VGA Video Graphics Array CMOS Complementary metal-oxide Semiconductor DVS Dynamic Voltage Scaling E Enegy P Power IC Integrated circuit Ec Enegy of Capacitor EL Enegy of Load CAD Computer Aided Design AC Alternating Current I/O Input/Output ASIC Aplication-Specific integrated circuit MSB Most Significant bit LSB Least Significant bit ix
8. DANH MỤC BẢNG Bảng 2.1 : Tần suất chuyển mạch 12 Bảng 3.1: Mô tả chức năng từng ký tự trong lập trình 44 Bảng 3.2: Mô tả ký tự và chức năng lệnh 53 Bảng 4.1: Thời gian của kiểu VGA 640x480 71 Bảng 5.1: Thời gian sử dụng của mạch phụ thuộc vào tần số 74 Bảng 5.2: Bảng thông số năng lƣợng mất đi trong những giờ khác nhau 75 DANH MỤC HÌNH Hình 2.1: Điện trở 4 Hình 2.2: Nguồn áp 5 Hình 2.3: Tụ Điện 5 Hình 2.4: Bộ chuyển đổi CMOS 6 Hình 2.5: Năng lƣợng, công suất, dòng và áp của một bộ chuyển đổi 7 Hình 2.6: Công suất trong Niagra2 9 Hình 2.7: Clock gating 11 Hình 2.8: Các mạch AND 4 ngõ vào 12 Hình 2.9: Các tần suất tín hiệu và các hệ số hoạt động 13 Hình 2.10: Glitching in a chain of gates 13 Hình 2.11: Kích thƣớc transistor trong một 15 Hình 2.12: Activity Factors 16 Hình 2.13: Energy – delay trade – off 17 Hình 2.14: Vùng điện áp đi qua 18 Hình 2.15: Cấp chuyển đổi 19 Hình 2.16: Clustered voltage scaling 20 Hình 2.17: Hệ thống DVS 21 Hình 2.18: Năng lƣợng giảm từ DVS 21 Hình 2.19: Cộng hƣởng xung clock 23 Hình 3.1: Cấu trúc 27 Hình 3.2: Kit FPGA Spartan 3E 29 Hình 3.3: Cấu trúc các thành phần Spartan-3E 30 Hình 3.4: Chip Spartan-3E và các thông số 31 Hình 3.5: Mở chƣơng trình 32 Hình 3.6: Tạo Project mới 32 Hình 3.7: Lựa chọn thiết bị chƣơng trình 33 Hình 3.8: Lựa chọn Module 33 Hình 3.9: Lựa chọn ngõ vào ngõ ra 34 Hình 3.10: Khung viết chƣơng trình 34 x
9. Hình 3.11: Viết chƣơng trình 35 Hình 3.12: Kiểm tra mã nguồn 35 Hình 3.13: Gán chân 35 Hình 3.14: File gán chân 36 Hình 3.15: Kết nối FPGA 36 Hình 3.16: Bƣớc 1: Configure Target Device 36 Hình 3.17: Bƣớc 2: Boundary Scan 36 Hình 3.18: Bƣớc 3: Initialize Chain 37 Hình 4.1: Sơ đồ hệ thống 56 Hình 4.2: Nguồn 12v 57 Hình 4.3: Nguồn 5v 58 Hình 4.4: Sơ đồ khối measurement 58 Hình 4.5: Độ lợi bằng 1 59 Hình 4.6: Opamp Differential Aplifier 59 Hình 4.7: Sơ đồ nguyên lý 60 Hình 4.8: Hình ảnh thực tế 60 Hình 4.9: Chuyển đổi Analog to Digital 61 Hình 4.10: Đồ thị thể hiện độ phân giải, 61 Hình 4.11: Hình ảnh thực tế đo điện áp 62 Hình 4.12: Frame truyền UART 63 Hình 4.13: Giao tiếp cổng COM máy tính với 64 Hình 4.14: Lƣu đồ giải thuật trên máy tính 65 Hình 4.15: Giao diện trên máy tính 65 Hình 4.16: Hình ảnh giao tiếp giữa máy tính và 66 Hình 4.17: Kết nối giữa FPGA và 2 cổng DB9 67 Hình 4.18: Sơ đồ khối nhận dữ liệu từ máy tính thông qua RS232 67 Hình 4.19: Cách phát hiện Start bit 68 Hình 4.20: Dùng trạng thái máy để đi qua từng bit dữ liệu nhận đƣợc. 68 Hình 4.21: Sơ đồ hệ thống game 69 Hình 4.22: Thời gian lấy mẫu hiển thị CRT 70 Hình 4.23: Kết quả mô phỏng hiển thị 71 Hình 4.24: Kết quả thực tế 72 Hình 5.1: Kết quả thời gian sử dụng của một mạch 74 Hình 5.1.a: Sử dụng tần số khác nhau để tăng thời gian hoạt động 74 Hình 5.2: Biểu đồ thể hiện năng lƣợng mất 75 xi
10. DANH MỤC CÔNG THỨC Công thức 2.1 4 Công thức 2.2 4 Công thức 2.3 4 Công thức 2.4 5 Công thức 2.5 5 Công thức 2.6 5 Công thức 2.7 6 Công thức 2.8 6 Công thức 2.9 8 Công thức 2.10 8 Công thức 2.11 8 Công thức 2.12 12 Công thức 2.13 16 Công thức 2.14 16 Công thức 2.15 16 Công thức 2.16 24 Công thức 4.1 61 Công thức 4.2 62 Công thức 4.3 62 xii
11. TÓM TẮT Trong thời kì công nghệ luôn phát triển không ngừng, nền khoa học kĩ thuật của nƣớc ta cũng cần phải bắt kịp xu hƣớng chung của thế giới nếu không muốn bị tụt hậu, các nƣớc phát triển trên thế giới đã phát triển các board ứng dụng công suất thấp trong dạy học, các trƣờng dạy học. Việt Nam chúng ta phát triển khoa học công nghệ cũng khá nhanh,công nghệ của nƣớc ta ngày càng phát triển đặt biệt là quá trình hội nhập phát triển kinh tế toàn cầu,các thiết bị điện ngày càng cải tiến và hiện đại, nhƣng nƣớc ta vẫn chƣa phát triển các ứng dụng,các nghiên cứu về giảm công suất tiêu thụ trong lĩnh vực điện- điện tử, đặt biệt là nguồn năng lƣợng ngày càng mất dần đi.Chính vì vậy ngƣời thực hiện mong muốn thực hiện đề tài “Điều khiển tối ƣu hóa công suất tiêu thụ và thời gian hoạt động sử dụng kỹ thuật Dynamic Frequency Scaling cho các ứng dụng dùng Pin trên FPGA”. Tuy đề tài cũng không phải là đề tài mới, nhiều ngƣời đã thực hiện, nhƣng ngƣời thực hiện mong muốn các thiết bị ngày càng hoạt động với một công suất thấp, sau khi đề tài này đƣợc hoàn thành, ngƣời thực hiện chỉ mong muốn các nhà nghiên cứu phát triển ứng dụng công suất thấp vào thiết bị, các board mạch góp phần đất nƣớc Việt Nam ngày càng phát triển. Đề tài đƣợc thực hiện trên kit FPGA, đƣợc xây dựng trên công nghệ CMOS,một trong những công nghệ phát triển nhất hiện nay. Đề tài này đƣợc thực hiện dƣới sự hƣớng dẫn tận tình của thầy Võ Minh Huân, cũng nhƣ hỗ trợ thiết bị từ nhà trƣờng, của hãng xilinx. Qua sự giúp đỡ của thầy Võ Minh Huân, tìm hiểu trên mạng, các datasheet từ các thiết bị điện tử song kiến thức có hạn, kinh nghiệm còn hạn chế nên trong quá trình thực hiện đề tài còn nhiều thiếu xót. Ngƣời thực hiện mong muốn đƣợc sự góp ý từ hội đồng bảo vệ, các thầy cô, các bạn sinh viên trong trƣờng để nâng cao đƣợc chất lƣợng đồ án. xiii
12. CHƢƠNG 1 TỔNG QUAN 1.1 Tình hình nguyên cứu hiện nay Trong vài thập niên gần đây nền kinh tế thế giới đã có những dấu hiệu chuyển mình rõ rệt, các ngành kĩ thuật của các nƣớc có những đột phá vô cùng mạnh mẽ, chuyển dần từ lao động máy móc sang trí tuệ nhân tạo. Để bắt kịp xu hƣớng chung của thế giới, cùng với sự đi lên của nên kinh tế mở, năng động mang tính thị trƣờng của thế giới, nền khoa học kỹ thuật của nƣớc ta cũng có những bƣớc phát triển nhất định. Một trong những xu hƣớng phát triển của khoa học kỹ thuật mà nƣớc ta đang hƣớng tới là tự động hóa, hiện đại hóa. Hiện nay, đa phần các nhà máy đã thay thế việc dùng sức lao động của con ngƣời, thay vào đó là các dây chuyền sản xuất tự động, giảm thiểu sức lao động của con ngƣời, đem lại sự hiệu quả, chính xác, năng suất cao. Có thể kể tên một số đề tài ứng dụng các công nghệ kỹ thuật xử lý thông minh, hiện đại nhƣ là smart home, smart car, smart phone, Nhƣng đi theo những công nghệ phát triển những ứng dụng nhanh đến chóng mặt thì công nghệ phát triển nguồn năng lƣợng để cung cấp những thiết bị công nghệ cao thì còn rất chậm,để giảm thiểu đƣợc năng lƣợng,các nhà khoa học đã nghiên cứu và tạo ra những thiết bị có thể điều hòa đƣợc công suất làm tăng thời gian sử dụng của một thiết bị.Chính vì thế mà ngƣời thực hiện đồ án mong muốn đƣợc tìm hiểu về công suất và cách ổn định công suất với đề tài “Điều khiển tối ƣu hóa công suất tiêu thụ và thời gian hoạt động sử dụng kỹ thuật Dynamic Frequency Scaling cho các ứng dụng dùng Pin trên FPGA” 1.2 Tính cấp thiết của đề tài Công suất và năng lƣơng là một trong những lĩnh vực cấp thiết nhất hiện nay,với những thiết bị công nghệ ngày càng có nhiều ứng dụng,có nhiều chức năng thì cần có rất nhiều năng lƣợng để cung cấp.Đề tài về công suất thì nhiều ngƣời đã thực hiện trên thế giới trong những ứng dụng khác nhau nhƣng ở Việt Nam thì chƣa đƣợc phổ biến rộng rãi. 1.3 Mục tiêu nghiên cứu Với đề tài “Điều khiển tối ƣu hóa công suất tiêu thụ và thời gian hoạt động sử dụng kỹ thuật Dynamic Frequency Scaling cho các ứng dụng dùng Pin trên FPGA”đây là đề tài bƣớc đầu tạo cơ sở nền tảng kiến thức cơ bản để từ đó tìm tòi phát triển ứng dụng khác trong đời sống hằng ngày. Sau khi thực hiện xong đồ án ngƣời ngƣời thực hiện phải thực hiện các mục tiêu: 1
13. Phân tích mạch điện Lập trình trên kit FPGA bằng ngôn ngữ Verilog Tính toán đƣợc công suất tiêu thụ trong một mạch Biết cách giảm công suất tiêu thụ trong một mạch Cách truyền dữ liệu từ máy tính xuống kit FPGA thông qua RS232 Rèn luyện khả năng đọc và phân tích số liệu 1.4 Nhiệm vụ nghiên cứu Nguyên cứu và tìm hiểu cấu tạo kit FPGA Spartan-3E Tìm hiểu về phần mềm Xilinx và cách lập trình bằng ngôn ngữ Verilog Tìm hiểu công suất tiêu thụ động Các module đi kèm theo là khối đo điện áp,khối ADC,RS232 Xây dựng một hệ thống và tính toán theo yêu cầu đƣa ra. 1.5 Đối tƣợng và phạm vi nghiên cứu Đối tƣợng nghiên cứu Kit FPGA Spartan-3E,mạch RS2332,mạch shunt resistor,ADC,VGA. Phạm vi nghiên cứu Với đề tài mà ngƣời thực hiện, phạm vi nghiên cứu đề tài ngoài những kiến thức đã học trên trƣờng,ngoài ra ngƣời thực hiện còn phải nghiên cứu thêm về ngôn ngữ verilog và khối shunt resistor,cách chuyển đổi tốc độ baud trên kit FPGA, cách xử lý tín hiệu. 1.6 Phƣơng pháp nghiên cứu Phƣơng pháp tự thu thập thông tin,kết hợp với những kiến thức có sẵn,học hỏi bạn bè,thầy cô và quan trọng nhất là sự giúp đỡ của thầy hƣớng dẫn để giúp ngƣời thực hiện đồ án thực hiện đề tài. Ý tƣởng: Dùng mạch shunt resistor để đo điện áp rơi trên điện trở shunt sau đó đƣa qua bộ ADC của PIC để chuyển đổi sau đó đƣa máy tính,sau đó máy tính điều khiển và ổn định,nếu điện áp lớn chứng tỏ dòng qua điện trở shunt tăng lên khi đó ngƣời thực hiên cho ứng dụng chạy tần số lớn nhất, nếu dòng đi qua điện trở shunt nhỏ thì ngƣời thực hiện sẽ giảm bớt tần số.Nhƣ vậy có thể điều hòa đƣợc công suất cũng nhƣ giảm hao năng lƣợng khi năng lƣợng không đủ 2
14. CHƢƠNG 2 CÔNG SUẤT TIÊU THỤ 2.1 Giới thiệu Trên Trái Đất, ngoài các nguồn năng lƣợng hạt nhân, tất cả các nguồn năng lƣợng đang hoặc đã đƣợc lƣu trữ đều là các nguồn năng lƣợng từ Mặt Trời. Về bản chất, Trái Đất là một nguồn pin khổng lồ mà nó đã đƣợc nạp hàng tỉ năm thông qua năng lƣợng của ánh sáng mặt trời trong các dạng của sự phát triển thực vật, nó lần lƣợt đƣợc biến thành cacbon và sau đó là dầu, gas, than đá hoặc là các loại nhiên liệu khác từ cacbon. Thêm vào đó, trong các khoảng thời gian đó, chúng ta đã có thể thu đƣợc năng lƣợng trực tiếp từ mặt trời(năng lƣợng mặt trời), hoặc là trực tiếp từ gió, các dòng nƣớc, sự ngƣng tụ(hydro) hoặc địa nhiệt. Năng lƣợng dƣới các sự biến đổi. Ánh sáng mặt trời thành sự phát triển thực vật. Các loại thực vật thành cacbon.Cacbon thành nhiệt.Nhiệt thành điện.Điện thành hoá học (sự nạp pin).Hoá học thành điện (sự xả pin).Điện thành âm thanh (sử dụng một MP3).Trong sự chuyển đổi cuối cùng, đôi khi năng lƣợng đƣợc chuyển thành âm thanh và nó tiêu tán trong vũ trụ. Phần còn lại đƣợc chuyển thành nhiệt nhƣ là các âm điệu đƣợc thu và chơi. Nó cũng là sự tiêu tán vào trong vũ trụ. Vì vậy phổ biến vẫn là các sự biến đổi năng lƣợng trong cuộc sống mỗi ngày mà chũng ta thƣờng không biết tất cả về chúng. Hầu hết chúng ta làm việc đó một cách lặng lẽ và không đƣợc chú ý đến. Ngày nay, chúng ta quan tâm đến công suất là một trong số những điểm mà chúng ta thấy.Trong cá ứng dụng di động, các sản phẩm thƣờng đều sử dụng các nguồn pin. Trong khi đó công nghệ pin đã đƣợc cải thiện rõ rệt hàng năm, tuy nhiên, mỗi pin có một trọng lƣợng và một kích thƣớc nhất định thì nó có một dung lƣợng nhất định. Ví dụ, một cặp pin AA có thể sạc lại có dung lƣợng khoảng 7 W- hr và một pin laptop lithium-ion tốt thì có dung lƣợng khoảng 80 W-hr/lb. Chắc chắn là khi pin đƣợc sử dụng thì nó sẽ bị giảm và cần phải đƣợc nạp lại hoặc là thay thế. Các nhà thiết kế sản phẩm quan tâm đến việc kéo dài tuổi thọ pin và đồng thời thêm vào các tính năng khác và làm giảm kích thƣớc, vì vậy việc thiết kế ra các IC có công suất thấp chính là chìa khoá quan trọng. Trong các ứng dụng có sự kết nối vĩnh viễn với một dây điện thì luôn tồn tại vấn đề về việc làm giảm sự phụ thuộc vào các nguồn nhiên liệu hoá thạch và làm giảm hiện tƣợng hiệu ứng nhà kín, do đó đòi hỏi chúng ta phải tìm kiếm các giải pháp công suất thấp cho tất cả các vấn đề liên quan đến thiết bị điện tử. Các chip công suất thấp đƣợc giới hạn khoảng 150W trƣớc khi làm lạnh chất lỏng hoặc là tản nhiệt thì trở nên cần thiết. Trong năm 2006, các trung tâm dữ liệu và các nhà cung cấp dịch vụ ở Mỹ đã tiêu thụ 61 tỉ kWh điện 3
15. .Điều này tiêu tốn khoảng 4.5 tỉ đôla và chiếm 1.5% trong tổng sự tiêu thụ năng lƣợng của nƣớc Mỹ.Sự tiêu tốn năng lƣợng nhiều hơn là trong lĩnh vực truyền hình trong nƣớc. Trong khi đó, chức năng chip đã đƣợc giới hạn trong một khu vực, nó thƣờng bị bắt buộc bởi công suất.Thiết kế với công suất thấp và thiết kế với hiệu quả năng lƣợng đã trở nên tƣơng đồng nhau. 2.1.1 Các định nghĩa Công suất tức thời P(t) đƣợc tiêu thụ hoặc cung cấp bởi một phần tử mạch là tích của dòng điện đi qua phần tử đó với điện áp đặt lên phần tử đó: Công thức0.1 P t = I t . V(t) Năng lƣợng đƣợc tiêu thụ hoặc cung cấp trong một khoảng thời gian T là tích phân của công suất tức thời: Công thức0.2 E = 0 푃(푡) dt Công suất trung bình trên khoảng thời gian này là: Công thức0.3 1 푃 = = 푃(푡) dt 푣 0 Công suất đƣợc tính theo đơn vị Watts (W). Năng lƣợng trong các mạch thƣờng đƣợc tính theo đơn vị Joules (J) và 1W = 1J/s. Năng lƣợng trong các nguồn acqui thƣờng đƣợc tính theo đơn vị W-hr và 1W-hr = (1J/s).(3600s/hr).(1hr) = 3600J. 2.1.2 Các ví dụ Hình 0.1: Điện trở 4
16. Hình 2.1 biểu diễn một điện trở. Điện áp và dòng điện đƣợc quan hệ với nhau theo định luật Ohm, V = IR, vì vậy công suất tức thời đƣợc tiêu thụ trong điện trở là: Công thức0.4 2(푡) 푃 t = 푅 = 2 t ∗ R 푅 푅 푅 Công suất đƣợc chuyển đổi từ điện thành nhiệt Hình 0.2: Nguồn áp Hình 2.2 biểu diễn một nguồn áp VDD. Nó cung cấp một công suất tƣơng ứng với dòng điện của nó: Công thức0.5 푃 t = t . V Hình 0.3: Tụ Điện Hình 2.3 biểu diễn một tụ điện. Khi tụ điện đƣợc nạp một điện áp từ 0 đến VC thì nó sẽ tích trữ một nguồn năng lƣợng EC: Công thức0.6 ∞ ∞ 1 = 푡 푡 dt = (푡) dt = C (푡) dV = 2 푡 2 0 0 0 Tụ điện sẽ giải phóng năng lƣợng này khi điện áp của tụ bị xả về 0. 5
17. Hình 0.4: Bộ chuyển đổi CMOS Hình 2.4 biểu diễn một bộ chuyển đổi CMOS điều khiển một tải điện dung. Khi những switch ngõ vào chuyển từ 1 thành 0, transistor pMOS trở nên ON và điện áp VDD đƣợc nạp cho tải. Theo nhƣ công thức 2.6, năng lƣợng đƣợc tích trữ trong tụ điện: Công thức0.7 1 = 2 2 퐿 Năng lƣợng đƣợc nạp vào từ nguồn cung cấp là: Công thức0.8 ∞ ∞ = (푡) dt = dt = C = 2 푡 0 0 0 Ta thấy rằng chỉ có một nửa năng lƣợng từ nguồn cung cấp đƣợc tích trữ trong tụ điện. Một nửa năng lƣợng còn lại bị tiêu tốn (bị chuyển thành nhiệt) trong transistor pMOS bởi vì transistor có dòng điện đi qua nó và điện áp đặt lên nó cùng một lúc. Công suất tiêu tán chỉ phụ thuộc vào tải điện dung, không phụ thuộc vào kích thƣớc transistor cũng nhƣ là tốc độ chuyển mạch của cổng.Hình 2.5 biểu diễn năng lƣợng và công suất của nguồn cung cấp, tụ điện cũng nhƣ là các cổng chuyển mạch. 6
18. Hình 0.5: Năng lƣợng, công suất, dòng và áp của một bộ chuyển đổi Khi những switch ngõ vào chuyển từ 0 thành 1, transistor pMOS trở nên OFF và transistor nMOS trở nên ON, tụ điện xả. Năng lƣợng đã tích luỹ trong tụ điện bị suy giảm trong transistor nMOS.Nguồn cung cấp không cung cấp năng lƣợng trong suốt quá trình chuyển đổi này.Những phân tích tƣơng tự đƣợc áp dụng cho bất kỳ CMOS tĩnh nào điều khiển một tải điện dung. Hình 2.5 biểu diễn các dạng sóng của một bộ chuyển đổi điều khiển một tụ điện 150pF ở tần số 1GHz. Khi Vin bắt đầu giảm, transistor pMOS bắt đầu trở nên ON. Nó bắt đầu bị bão hoà, dòng Ip dốc lên và các mức độ cuối cùng ra ở Idsat nhƣ là Vin giảm. Cuối cùng, Vout tăng đến điểm mà pMOS chuyển sang chế độ tuyến tính. Ip 2.1.3 Những nguồn của sự tiêu tán công suất: Sự tiêu tán công suất trong các mạch CMOS bắt nguồn từ hai yếu tố: Sự tiêu tán động do vì: Sự nạp, xả của những tải điện dung nhƣ là những cổng chuyển mạch. Dòng ngắn mạch trong 7
19. Sự tiêu tán tĩnh do vì: Sự rò rỉ dƣới ngƣỡng thông qua các transistor OFF. Sự rò rỉ cực cổng thông qua lớp điện môi cổng. Sự rò từ sự khuếch tán của cực nguồn/ cực máng. Sự xung đột dòng bên trong các mạch tỷ lệ. Kết hợp các vấn đề này lại với nhau ta có công suất tổng của một mạch: Công thức0.9 푷풅풚풏 풊 = 푷풔풘풊풕 풉풊풏품 + 푷풔풉풐풓풕 풊풓 풖풊풕 Công thức0.10 푃푠푡 푡푖 = (푃푠 + 푃 푡푒 + 푃푗 푛 푡 + 푃 표푛푡푒푛푡푖표푛 ) Công thức0.11 푃푡표푡 푙 = 푃 푛 푖 + 푃푠푡 푡푖 Công suất có thể đƣợc xem xét ở các chế độ tích cực, chế độ chờ sẵn và chế độ ngủ. Công suất tích cực là công suất tiêu thụ trong khi chip làm việc hữu ích. Nó thƣờng bị chi phối bởi Pswitching. Công suất ở chế độ chờ là công suất tiêu thụ trong khi chip không làm việc. Nếu xung clock ngƣng tác động và các mạch tỷ lệ bị tắt thì khi đó công suất ở chế độ chờ đƣợc hình thành do sự rò rỉ. Trong chế độ ngủ, các nguồn cung cấp cho các mạch không cần thiết đƣợc tắt đi để loại bỏ sự rò rỉ. Điều này làm giảm đáng kể công suất ở chế độ ngủ, tuy nhiên chip vẫn yêu cầu về thời gian và năng lƣợng để có thể hoạt động trở lại vì vậy chế độ ngủ chỉ có thể tồn tại khi chip không hoạt động trong một thời gian đủ dài. Nhận thấy rằng có khoảng 1/3 công suất của vi xử lí đƣợc tiêu tốn cho xung clock, 1/3 cho các bộ nhớ và 1/3 còn lại là cho các dây và các cổng logic. Trong các công nghệ nano, gần 1/3 công suất bị rò rỉ.I/O tốc độ cao cũng đóng góp một phần phát triển.Ví dụ, hình 2.6 thể hiện sự tiêu thụ công suất tích cực của bộ xử lí Sun‟s 8-core 84W .Các core và thành phần khác là cách giải thích chung cho xung clock, cổng logic và các dây. 8
20. Hình 0.6: Công suất trong Niagra2 2.2 Công suất động: Công suất động gồm chủ yếu là công suất chuyển mạch, đƣợc cho bởi công thức 2.9.Điện áp cung cấp VDD và tần số f thì dễ dàng đƣợc biết đến bởi ngƣời thực hiện.Việc ƣớc lƣợng công suất động có thể đƣợc xem xét tại mỗi nút của mạch. Điện dung của nút là tổng hợp điện dung của gate, điện dung của sự khuếch tán và điện dung của dây tại nút. Điện dung hiệu dụng của nút là giá trị điện dung của chính nó nhân với hệ số hoạt động. Công suất chuyển mạch phụ thuộc vào tổng các điện dung hiệu dụng của tất cả các nút. Các hệ số hoạt động có thể phụ thuộc nhiều vào từng nhiệm vụ cụ thể đƣợc thực hiện.Ví dụ, một bộ xử lí trong một cell điện thoại sẽ sử dụng công suất lớn hơn để chạy những trò chơi video so với việc hiển thị một lịch xem ngày tháng.Các công cụ CAD là ác công cụ rất tốt cho việc ƣớc lƣợng công suất khi nó đƣa ra một khối lƣợng các công việc thực tế.Việc thiết kế công suất thấp liên quan đến việc xem xét và sự giảm của các điều kiện trong công suất chuyển mạch. VDD là một số hạng bậc 2, nó thì tốt để lựa chọn giá trị VDD nhỏ nhất mà có thể hỗ trợ tần số đƣợc yêu cầu của sự hoạt động.Tƣơng tự nhƣ vậy, chọn tần số thấp nhất của hoạt động để đạt đƣợc chất lƣợng mong muốn cuối cùng.Hệ số hoạt động chủ yếu đƣợc làm giảm bằng cách đặt các khối không sử dụng ở chế độ ngủ.Cuối cùng, mạch có thể đƣợc tối ƣu để làm giảm điện dung tải tổng của mỗi phần. Ví dụ 2.1: Một hệ thống trên chip số trong công nghệ 1V 65nm (với chiều dài kênh 50 nm và 휆 = 25 푛 ) có 1 triệu transistor, trong đó có 50 triệu transistor trong các cổng logic và phần còn lại là trong các mảng bộ nhớ. Độ rộng trung bình của transistor trong các cổng logic là 12 휆 và độ rộng trung bình của transistor trong bộ 9
21. nhớ là 4휆.Các mảng bộ nhớ đƣợc chia thành các bank và chỉ có bank cần thiết mới đƣợc kích hoạt để cho hệ số hoạt động bộ nhớ là 0.02.Các cổng logic CMOS tĩnh có hệ số hoạt động trung bình là 0.1. Giả sử mỗi transistor góp 1fF/휇 của mỗi điện dung cổng và 0.8fF/ 휇 của điện dung khuếch tán. Bỏ qua điện dung dây (mặc dù nó có thể chiếm một phần lớn trong tổng công suất).Ƣớc lƣợng công suất chuyển mạch khi hoạt động ở 1GHz. Cách giải quyết: Ta có, (50 x 106 transistor logic)(12 휆)(0.025 휇 / 휆)((1 + 0.8)fF/ 휇 ) = 27nF của các transistor logic và (590 x 106 transistor bộ nhớ)(4 휆)(0.025 휇 / 휆)((1 + 0.8)fF/ 휇 ) = 171nF của các transistor bộ nhớ. Sự tiêu hao công suất chuyển mạch là [(0.1)(27 x 10-9) + (0.02)(171 x 10-9)](1.0V)(109 Hz) = 6.1W. Công suất động cũng bao gồm một phần công suất ngắn mạch đƣợc gây ra bởi công suất tăng vọt từ VDD đến GND khi cả mạch kéo lên và mạch kéo xuống có một phần ON trong khi một transistor chuyển mạch. Điều này thƣờng ít hơn 10% của toàn thể, vì vậy nó có thể ƣớc lƣợng toàn bộ nhờ thêm vào 10% công suất chuyển mạch. Công suất chuyển mạch đƣợc tiêu tốn bằng việc chuyển năng lƣợng để nạp cho một tải điện dung, sau đó đổ năng lƣợng đến GND. Bằng trực giác, ta có thể mong đợi rằng công suất có thể đƣợc lƣu lại bằng cách xáo trộn năng lƣợng xung quanh đến nơi cần thiết hơn là việc đổ đó. 2.2.1 Hệ số hoạt động Hệ số hoạt động là một đòn bẫy mạnh mẽ và dễ sử dụng cho việc làm giảm năng lƣợng.Nếu một mạch có thể tắt hoàn toàn thì hệ số hoạt động và công suất động sẽ bằng 0.Các khối thƣờng đƣợc tắt bằng cách ngƣng xung clock, điều này đƣợc gọi là sự chon xung clock.Khi một khối mở, hệ số hoạt động là 1 cho các xung clock và giảm đáng kể cho các nút trong các mạch logic.Hệ số hoạt động của một cổng logic có thể đƣợc ƣớc lƣợng bằng cách tính toán tần suất chuyển mạch. Sự ổn định có thể làm tăng hệ số hoạt động. 2.2.1.1 Sự chọn xung clock Nó có ảnh hƣởng lớn vì xung clock có một hệ số hoạt động cao và việc lựa chọn xung clock để đƣa vào ngõ vào các thanh ghi dịch của một khối ngăn chặn các thanh ghi dịch chuyển mạch và do đó ngƣng tất cả các hoạt động trong dòng hƣớng xuống của cổng logic kết hợp. Sự lựa chọn xung clock có thể đƣợc hoạt động trên bất kỳ thanh ghi dịch nào đƣợc cho phép.Đôi khi sự logic để tính toán tín hiệu cho phép thì dễ dàng; ví dụ 10
22. S K L 0 0 2 1 5 4