Bài giảng môn Kỹ thuật vi xử lý - Chương 4: Phối ghép với bộ nhớ và thiết bị vào ra - TS. Hoàng Xuân Dậu

Nội dung text: Bài giảng môn Kỹ thuật vi xử lý - Chương 4: Phối ghép với bộ nhớ và thiết bị vào ra - TS. Hoàng Xuân Dậu

1. HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA Giảng viên: TS. Hoàng Xuân Dậu Điện thoại/E-mail: dauhoang@vnn.vn Bộ môn: Khoa học máy tính - Khoa CNTT1 Học kỳ/Năm biên soạn: Học kỳ 1 năm học 2009-2010
2. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA NỘI DUNG 1. Các tín hiệu của CPU 2. Các tín hiệu của các mạch phụ trợ a. Mạch tạo xung nhịp b. Định thời và chu trình đọc ghi bus 3. Phối ghép CPU với bộ nhớ a. Cấu trúc mạch nhớ b. Giải mã địa chỉ bộ nhớ 4. Phối ghép CPU với thiết bị vào ra a. Phân loại thiết bị vào ra theo không gian địa chỉ b. Giải mã địa chỉ thiết bị vào ra www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 2 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
3. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 1. Các tín hiệu của 8088  VXL 8088 có có 40 chân tín hiệu, gồm các nhóm: . Nhóm tín hiệu địa chỉ: • AD0-AD7: 8 chân dồn kênh cho phần thấp bus A và bus D ; • A8-A15: 8 chân tín hiệu phân cao bus A • A16/S3-A19/S6: 4 chân dồn kênh cho phần cao bus A và bus C; . Nhóm tín hiệu dữ liệu • AD0-AD7: 8 chân dồn kênh cho phần thấp bus A và bus D; • Khi chân chốt ALE=0 tín hiệu dữ liệu, ALE=1 tín hiệu địa chỉ. www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 3 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
4. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 1. Các tín hiệu của 8088 . Nhóm tín hiệu điều khiển hệ thống: • IO/M • DT/R • RD • WR • DEN • SS0 • READY . Nhóm tín hiệu điều khiển bus: • HOLD • HLDA • INTA • ALE www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 4 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
5. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 1. Các tín hiệu của 8088 . Nhóm tín hiệu điều khiển CPU: • NMI • INTR • RESET • MN/MX • TEST . Nhóm tín hiệu đồng hồ và nguồn: • CLK • Vcc • GND • GND www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 5 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
6. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 1. Các tín hiệu của 8088 . Nhóm các tín hiệu trạng thái: • S3, S4: phối hợp cho biết trạng thái truy nhập các thanh ghi đoạn – 00: CPU truy nhập đoạn dữ liệu phụ ES – 01: CPU truy nhập đoạn ngăn xếp SS – 10: CPU truy nhập đoạn mã hoặc không đoạn nào – 11: CPU truy nhập đoạn dữ liệu • S5: S5 phản ánh giá trị cờ IF • S6: S6 luôn bằng 0 www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 6 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
7. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 1. Các tín hiệu của 8088 – Chu kỳ bus IO/M DT/R SS0 0 0 0 Đọc mã lệnh 0 0 1 Đọc bộ nhớ 0 1 0 Ghi bộ nhớ 0 1 1 Buýt rỗi 1 0 0 Chấp nhận yêu cầu ngắt 1 0 1 Đọc thiết bị ngoại vi 1 1 0 Ghi thiết bị ngoại vi 1 1 1 Dừng www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 7 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
8. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 1. Các tín hiệu của 8088 – Chế độ Min/Max  VXL có thể làm việc ở 2 chế độ: Min và Max  Chế độ Min . Chân MN/MX nối nguồn 5v . CPU tự sinh các tín hiệu điều khiển bộ nhớ và các thiết bị ngoại vi truyền thống . Các tín hiệu: IO/M, WR, INTA, ALE, HOLD, HLDA, DT/R, DEN  Chế độ Max . Chân MN/MX nối đất . CPU gửi các tín hiệu trạng thái đến mạch phụ trợ và các mạch này sinh các tín hiệu điều khiển bộ nhớ và các thiết bị ngoại vi . Các tín hiệu: RQ/GT0, RQ/GT1, LOCK, S2, S1, S0, QS0, QS1 www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 8 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
9. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 2.a Mạch tạo xung nhịp 8284  Cung cấp tín hiệu CLOCK, READY và RESET  OSC: Tín hiệu xung nhịp vào (thạch anh) fx  EFI: Xung nhịp ngoài  CLK: Xung nhịp (fCLK= fx/3)  PCLK: Xung nhịp ngoại vi (FPCLK = fx/6) www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 9 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
10. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 2.a Mạch tạo xung nhịp 8284 ghép nối với CPU www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 10 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
11. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 2.b Định thời và chu trình đọc ghi bus  Truy nhập bộ nhớ, vào/ra tính theo chu trình buýt. Chu trình buýt tiêu biểu gồm 4 xung nhịp đồng hồ (T) . Sinh tín hiệu địa chỉ trên buýt địa chỉ (T1) . Sinh tín hiệu đọc/ghi trong xung (T 2-T3) . Đọc/Lưu dữ liệu trên buýt dữ liệu (T3)  Để truyền dữ liệu không lỗi, các tín hiệu trên buýt cần được tạo và duy trì trong chu trình buýt . Biến dạng do trở kháng (tự cảm,điện dung) . Trễ tín hiệu khi lan truyền trên buýt . Hình dạng xung (sườn lên, xuống, độ rộng) www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 11 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
12. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 2.b Định thời và chu trình đọc ghi bus  T1: khởi đầu chu trình. Sinh các tính hiệu điều khiển chốt, kiểu thao tác, hướng dữ liệu và địa chỉ  T2: sinh tín hiệu điều khiển đọc/ghi. DEN báo dữ liệu ra sẵn sàng. READY báo dữ liệu vào sẵn sàng.  T3: Đọc/Ghi dữ liệu  T4: Kết thúc các tín hiệu điều khiển www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 12 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
13. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 2.b Chu trình đọc bus T1 T2 T3 T4 CLOCK__ DT/R ALE AD7 - AD0 A7 - A0 garbage Dữ liệu ngoài A15 - A8 A15 - A8 A19/S6 - A16/S3 A19 - A16 S6 - S3 __ IO/M ___ RD ___ DEN Truy nhập địa chỉ Xác lập Trễ địa dữ liệu chỉ www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 13 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
14. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 2.b Chu trình ghi bus T1 T2 T3 T4 CLOCK __ DT/R ALE AD7 - AD0 A7 - A0 D7 - D0 (tới buýt ngoài ) A15 - A8 A15 - A8 A19/S6 - A16/S3 A19 - A16 S6 - S3 A19 - A0 A19 - A0 from 74LS373 from 74LS373 to memory __ IO/M ___ WR ___ DEN Độ rộng xung ghi 2 xung nhịp Trễ điều Chờ dữ liệu khiển www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 14 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
15. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 3. Phối ghép CPU với bộ nhớ  Vai trò: . Chọn mạch nhớ cần đọc ghi . Chọn ô nhớ cần đọc ghi  Đầu vào: . 20 bit địa chỉ vật lý . Các tín hiệu IO/M và RD (đọc) hoặc WR (ghi)  Các loại mạch nhớ: . ROM/EPROM . SRAM . DRAM  Mạch phối ghép: NAND, 74LS134, EPROM www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 15 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
16. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 3.a Cấu trúc mạch nhớ - tổng quát  A -A : Địa chỉ 1 m A0 D0 A D  D0-D7: Dữ liệu 1 1 A D  WE: Cho phép ghi 2 2  OE: Cho phép ra D7 A  CS: Kích hoạt m WR WE CS OE RD www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 16 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
17. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 3.a Cấu trúc mạch nhớ - EFROM Intel 2176(2Kx8)  A0-A10: Địa chỉ  CS: chọn chíp (0-đọc,1-ghi)  PD/PGM: Duy trì/Lập trình Vpp = 25V www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 17 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
18. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 3.a Cấu trúc mạch nhớ - SRAM  Hitachi HM62864 - 64K 8 . Tốc độ 50-85ns www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 18 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
19. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 3.a Cấu trúc mạch nhớ - DRAM  TMS 4464 . 64K 4  64K = {RA0 RA7}+{CA0 CA 7} www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 19 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
20. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 3.b Giải mã địa chỉ bộ nhớ  Ánh xạ các tín hiệu địa chỉ thành tín hiệu chọn (kích A19 A hoạt) chíp nhớ 18 A17 . A19A18 An CS0,CS1, ,CSn An  Giải mã đầy đủ Các tín . Sử dụng A19A18 A0 hiệu điều  Giải mã rút gọn khiển . Sử dụng A19A18 An;n>0 www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 20 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
21. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 3.b Giải mã đ.c b.nhớ - Mạch lôgic cơ bản AND/OR  Chíp nhớ ROM 2K 8 . Địa chỉ cấp: FF800 FFFFF  Tín hiệu địa chỉ dùng kích hoạt chíp . A19 A16A15A12A11 . 1111 1111 1000 0000 0000 1111 1111 1111 1111 1111 NOT AND  CS = RD OR NOT(A 19 A16A15A12A11) www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 21 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
22. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 3.b Giải mã đ.c b.nhớ - Mạch lôgic cơ bản AND/OR www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 22 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
23. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 3.b Giải mã đ.c b.nhớ - Mạch giải mã tích hợp  74-138 mạch giải mã 3 8  74-139 mạch giải mã 2 4 www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 23 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
24. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 3.b Giải mã đ.c b.nhớ - Mạch giải mã tích hợp  Bảng dữ liệu mạch giải mã 74LS138 www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 24 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
25. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 3.b Giải mã đ.c b.nhớ - Mạch giải mã tích hợp www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 25 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
26. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 3.b Giải mã đ.c b.nhớ - Mạch giải mã ROM www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 26 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
27. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 4. Phối ghép CPU với thiết bị vào ra Địa chỉ Giao tiếp Địa chỉ Bộ nhớ & bộ nhớ Điều khiển Dữ liệu CPU Địa chỉ IO Thế giới bên Giao tiếp & ngoài Điều vào/ra khiển www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 27 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
28. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 4.a Phân loại thiết bị vào ra theo không gian địa chỉ  Thiết bị vào/ra có không  Thiết bị vào/ra dùng gian địa chỉ tách biệt chung không gian địa chỉ với bộ nhớ 00000 0000 00000 Địa chỉ vào/ ra Địa chỉ bộ Địa chỉ bộ nhớ FFFF nhớ Vào ra FFFFF FFFFF www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 28 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
29. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 4.a Phân loại thiết bị vào ra theo không gian địa chỉ  Thao tác đọc/ghi dữ  Thao tác đọc/ghi dữ liệu với không gian địa liệu với không gian địa chỉ tách biệt: chỉ dùng chung  IN AX, [Địa chỉ cổng]  MOV [Địa chỉ cổng],AX  OUT [Địa chỉ cổng], AX  Đọc: MOV AX,[Địa chỉ  Địa chỉ cổng vào/ra cổng]  0000-FFFF: Lưu trong  Địa chỉ cổng vào/ra DX  00000-FFFFF  00-FF: địa chỉ trực tiếp www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 29 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1
30. BÀI GIẢNG MÔN KỸ THUẬT VI XỬ LÝ CHƯƠNG 4 – PHỐI GHÉP VỚI BỘ NHỚ VÀ THIẾT BỊ VÀO RA 4.b Giải mã địa chỉ thiết bị vào ra  Tổ hợp các tín hiệu địa chỉ và điều khiển thành xung đọc/ghi . Địa chỉ riêng • IO + RD~ + Ai Aj = IN • IO + WR~ + Ai Aj = OUT . Địa chỉ chung với bộ nhớ • M~ + RD~ + Ai Aj = IN • M~ + WR~ + Ai Aj = OUT www.ptit.edu.vn GIẢNG VIÊN: TS. HOÀNG XUÂN DẬU Trang 30 BỘ MÔN: KHOA HỌC MÁY TÍNH - KHOA CNTT1