›
›

Bài giảng Kiến trúc máy tính (Computer architecture) - Chương III: Những mạch logic số cơ bản

pdf 22 trang phuongnguyen 3481
Download
Bạn đang xem 20 trang mẫu của tài liệu "Bài giảng Kiến trúc máy tính (Computer architecture) - Chương III: Những mạch logic số cơ bản", để tải tài liệu gốc về máy bạn click vào nút DOWNLOAD ở trên

Tài liệu đính kèm:

  • pdfbai_giang_kien_truc_may_tinh_computer_architecture_chuong_ii.pdf

Nội dung text: Bài giảng Kiến trúc máy tính (Computer architecture) - Chương III: Những mạch logic số cơ bản

  1. Chương III: Nhng mch logic s cơ bn 3.1. Mch kt hp (Combinational circuit) 3.2.Mch Gii Mó & Mó Húa 3.3.Mch Tun T 1
  2. 3.1.3.1. MMchch kktt hhpp ((tt hhpp)) (Combinational(Combinational circuit)circuit) 1. ðnh nghĩa Mch kt hp là t hp cỏc cng lun lý kt ni vi nhau to thành mt bn mch cú chung mt tp cỏc ngừ vào và ra. n input m output Combinational variables variables circuit Lưc ủ khi mch kt hp 2
  3. 2.2. CCỏỏcc bưbưcc thithitt kk mmchch kktt hhpp 1.1. LLpp bbngng chõnchõn trtr xxỏỏcc ủủnhnh mmii quanquan hh gigiaa nhnhpp vvàà xuxutt 2.2. DDaa vvààoo bbngng chõnchõn trtr,, xxỏỏcc ủủnhnh hhààmm chocho ttngng ngừngừ rara 3.3. DDựựngng ủủii ss booleanboolean hohocc bbnn ủủ KarnaughKarnaugh ủủ ủơnủơn giginn ccỏỏcc hhààmm ngừngừ rara 4.4. VV sơsơ ủủ mmchch theotheo ccỏỏcc hhààmm ủóủó ủơnủơn giginn 3
  4. 3.3. MMchch ccngng (adder)(adder) a)a) bb nnaa ccngng (half(half adder)adder) Bng chõn tr và mch cho b na cng 4
  5. b)b) MMchch ccngng ủủyy ủủ (full(full adder)adder) A B Carry Sum Carry in out 00 00 00 00 00 00 00 11 11 00 00 11 00 11 00 00 11 11 00 11 11 00 00 11 00 11 00 11 00 11 11 11 00 00 11 11 11 11 11 11 5
  6. c)c) MMchch trtr mmtt bitbit Lp bng chõn tr và v sơ ủ mch ủ thit k mch tr bit a – bit b cho kt qu bit hiu h và bit nh n? 6
  7. 4.4. BB ddnn kờnhkờnh (Multiplexer)(Multiplexer) 88 ủủuu vvààoo 7
  8. 3.2.Mch Gii Mó & Mó Húa 1. Mch gii mó 38 A B C D0 D1 D2 D3 D4 D5 D6 D7 00010000000 00101000000 01000100000 01100010000 10000001000 10100000100 11000000010 11100000001 8
  9. Sơ ủ mch gii mó 38 9
  10. 2. Mch gii mó dựng cng NAND U4 U10 D0 A0 INV E A1 A0 D0 D1 D2 D3 NAND3 U4 U11 D1 0 0 0 0 1 1 1 INV NAND3 A1 U12 0 0 1 1 0 1 1 D2 0 1 0 1 1 0 1 NAND3 0 1 1 1 1 1 0 U13 U4 D3 1 x x 1 1 1 1 E NAND3 INV Mch gii mó 2-4 vi cng NAND 10
  11. 3.3. MM rrngng mmchch gigiii mómó Trong trưng hp cn mch gii mó vi kớch c ln ta cú th ghộp 2 hay nhiu mch nh hơn li ủ ủưc mch cn thit A0 0 2x4 D 2 0 E A1 A0 D0 D1 D2 D3 A1 decoder D 21 1 A D2 2 E 1 0 0 1 0 0 0 D3 1 0 1 0 1 0 0 1 1 0 0 0 1 0 0 2x4 2 D4 decoder 1 1 1 0 0 0 1 21 D5 D E 6 0 x x 0 0 0 0 D7 11
  12. 4. MMchch mómó hhúúaa Th hinn ttỏc v ngưcc lli vvii mchch giii mó Mchch mó húúaa ccúú 2n ((hoc ớt hhơơnn) ngừngừ nhnhpp vàà nn ngừngừ xuxutt Vớớ d mch mó hhúúa bỏt phõn sang nhnh phõnphõn (8->2)>2) D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 1 0 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 1 1 1 12
  13. 3.3.3.3. MMchch tutunn tt 1. Xung ủng h h.ah.a) ðngng hh (clock)(clock) –– bb phphỏtt tnn (impulse generator) Delay thi gian chu kỳ ủng h (clock cycle time) h.bh.b – ginn ủủ thi giangian ca tớn hihiuu ủngng hh (4 ttớớn hiuu ththi giangian cho cỏỏc s kikin khỏc nhau)) h.ch.c –– SS sinh tớn hiuu ủngng hh khụngkhụng cõn xng 13
  14. 2.2. ChChtt ((MMchch lltt)) a) Sơ ủ và ký hiu cht SR(mch lt) a) Cht SR khụng dựng tớn hiu ủng h S Q S R Q(t+1) C Q 0 0 Q(t) No change R 0 1 0 Clear to 0 1 0 1 Set to 1 b) Cht SR dựng tớn hiu ủng h 1 1 X Indeterminate 14
  15. b) Cht D ủiu khin bng xung ủng h D Q DD Q(t+1)Q(t+1) 0 0 Clear to 0 C Q 1 1 Set to 1 c) Cht JK ủiu khin bng xung ủng h J K Q(t+1) J Q 0 0 Q(t) No change C Q 0 1 0 Clear to 0 K 1 0 1 Set to 1 1 1 Q (t) Complement 15
  16. b) Cht T ủiu khin bng xung ủng h T Q TT Q(t+1)Q(t+1) 0 Q(t) No change C Q 1 Q (t) Complement 16
  17. 3. Mch lt l D(Flipflop) D Q DD Q(t+1)Q(t+1) 0 0 Clear to 0 Q C 1 1 Set to 1 Clock Time Output Chuyn tip l dương cannot change 17
  18. 3. Mch lt l D(Flipflop) Biu ủ trng thỏi Time ð th dng tớn hiu 18
  19. 4.4. BBngng kkớớchch ththớớchch Mch lt SR Mch lt D Q(t) Q(t+1) S R Q(t) Q(t+1) D 0 0 0 X 0 0 0 0 1 1 0 0 1 1 1 0 0 1 1 0 0 1 1 X 0 1 1 1 Mch lt JK Mch lt T Q(t) Q(t+1) J K Q(t) Q(t+1) T 0 0 0 X 0 0 0 0 1 1 x 0 1 1 1 0 x 1 1 0 1 1 1 X 0 1 1 0 19
  20. Mch Flip flop Làm sao xỏc ủnh tớn hiu ủu ra ca cỏc mch FlipFlop trờn? Cho tớn hiu D : 10101010 Cho tớn hiu CK: 01010101 vi Q(0)=0 Xỏc ủnh tớn hiu Q khi dựng mch FlipFlop (a)
  21. 5.5. MMchch tutunn tt Input Combinational Output circuit Flipflops Clock Qui trỡnh thit k mch tun t Bưc 1: Chuyn ủc t mch sang lưc ủ trng thỏi Bưc 2: lưc ủ trng thỏi => bng trng thỏi Bưc 3: T bng trng thỏi vit hàm cho cỏc ngừ nhp ca Flipflops Bưc 4: v sơ ủ mch 21
  22. Cõu hi ụn tp  V sơ ủ mch cng 2 bit vi 2 bit cú nh: a2a1 + b2b1  s2s1 và mt bit nh carry.  Trỡnh bày v mch 38 và 83? Ba bit 101 và tỏm bit 1000 0000 s ủưc gii mó và mó húa thành 8 bit và 3 bit gỡ qua cỏc mch 38 và 83 này? Lp bng chõn tr và v sơ ủ mch ủ thit k mch tr bit a – bit b – bit MTr (mưn trưc) cho kt qu bit hiu h và bit MTh(mưn thờm)